요약 | 본 발명은 반도체 소자의 제조방법에 관한 것으로, 고품위 트랜지스터를 제작하기 위해 기판 위의 제1절연막에 포토레지스트막 패턴을 형성하고 이 패턴 위에 제2절연막을 증착하고 방향성 식각에 의해 하층의 제1절연막까지 식각하여 포토레지스트막에 절연막의 측벽을 형성한 후 제2절연막을 선택적으로 식각하고 노출된 게이트 영역을 리세스 식각한 다음 게이트 급속을 증착, 리프트-오프하여 T-형의 금속 게이트를 형성하므로서, 미세한 게이트의 형성이 가능할 뿐 아니라 공정이 단순한 T-형 게이트 형성 방법이 제시된다. |
---|---|
Int. CL | H01L 29/786 (2006.01) |
CPC | H01L 21/28114(2013.01) H01L 21/28114(2013.01) |
출원번호/일자 | 1019960061517 (1996.12.04) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | |
공개번호/일자 | 10-1998-0043594 (1998.09.05) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 거절 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (1996.12.04) |
심사청구항수 | 4 |