맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법

  • 기술번호 : KST2015076821
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 액티브 매트릭스 액정 디스플레이( AMLCD : Active Matrix Liquid Crystal Display) 및 EL 디스플레이에서 패널의 픽셀 어레이 스윗치와 주변 구동 집적회로에 이용되는 트렌치 게이트를 구비한 다결정 실리콘 박막 트랜지스터의 제조방법이 개시된다. 본 발명은 실리콘 또는 석영, 유리기판 위에 수평으로 구성되어 있는 게이트 구조를 트렌치 기술을 이용하여 수직으로 게이트를 구성한 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터를 제조함으로써, 소자가 차지하는 면적을 줄일 뿐만 아니라 구동 전류의 감소 없이 고 전압에서 동작 할 수 있다
Int. CL H01L 29/786 (2006.01)
CPC H01L 29/78603(2013.01) H01L 29/78603(2013.01) H01L 29/78603(2013.01) H01L 29/78603(2013.01)
출원번호/일자 1019980051086 (1998.11.26)
출원인 한국전자통신연구원
등록번호/일자 10-0328126-0000 (2002.02.27)
공개번호/일자 10-2000-0033991 (2000.06.15) 문서열기
공고번호/일자 (20020814) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (1998.11.26)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 남기수 대한민국 대전광역시 유성구
2 노태문 대한민국 대전광역시 유성구
3 구진근 대한민국 대전광역시 유성구
4 김대용 대한민국 대전광역시 중구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전영일 대한민국 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소))

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 대리인선임신고서
Notification of assignment of agent		 1998.11.26 수리 (Accepted) 1-1-1998-0399959-14
2 특허출원서
Patent Application		 1998.11.26 수리 (Accepted) 1-1-1998-0399958-79
3 출원심사청구서
Request for Examination		 1998.11.26 수리 (Accepted) 1-1-1998-0399960-61
4 의견제출통지서
Notification of reason for refusal		 2000.10.30 발송처리완료 (Completion of Transmission) 9-5-2000-0278390-16
5 지정기간연장신청서
Request for Extension of Designated Period		 2000.12.26 수리 (Accepted) 1-1-2000-5396233-83
6 명세서등보정서
Amendment to Description, etc.		 2001.01.30 보정승인 (Acceptance of amendment) 1-1-2001-5028792-31
7 의견서
Written Opinion		 2001.01.30 수리 (Accepted) 1-1-2001-5028797-69
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2001.04.19 수리 (Accepted) 4-1-2001-0046046-20
9 등록결정서
Decision to grant		 2001.11.29 발송처리완료 (Completion of Transmission) 9-5-2001-0332629-13
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

다결정 실리콘 박막 트랜지스터의 제조방법에 있어서,

반투명성 절연기판의 소정부분을 이방성 식각하여 수직 게이트 영역으로서 적어도 하나의 트렌치를 형성하는 단계;

상기 결과물 상에 산화막과 비정질실리콘 박막을 순차적으로 형성하는 단계;

상기 비정질실리콘 박막을 결정화 공정을 이용하여 다결정 실리콘으로 변환시킨 후 고농도 이온 주입을 통하여 소오스, 드레인 및 채널 영역인 활성층을 형성하는 단계;

상기 결과물 전면에 게이트 산화막을 형성한 후, 상기 트렌치 내부의 게이트 산화막 상에 트렌치 영역이 충분히 도포될 수 있을 정도의 두께로 트렌치 게이트를 형성하는 단계;

상기 트렌치 내의 양 측벽에만 게이트 전극이 형성될 수 있도록 상기 트렌치 게이트를 식각하여 상기 트렌치내의 양 측벽에 이중 게이트 전극을 형성하는 게이트 식각단계; 및

상기 결과물 전면에 필드 산화막을 형성하고 상기 활성층 내의 소오스/드레인 영역을 개구한 후, 노출된 소오스/드레인 영역상에 소오스 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

2 2

제 1 항에 있어서, 상기 트렌치 식각단계는,

플라즈마 이온 식각법을 이용한 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

3 3

제 1 항 또는 제 2 항에 있어서,

상기 게이트 전극은, 불순물이 도핑된 다결정 실리콘(doped polysilicon), 실리사이드(silicide), 및 금속(metal) 중의 어느 하나의 물질로 이루어진 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

4 4

다결정 실리콘 박막 트랜지스터의 제조방법에 있어서,

반투명성 절연기판의 소정부분을 이방성 식각하여 수직 게이트 영역으로서 적어도 하나의 트렌치를 형성하는 단계;

상기 결과물 상에 산화막과 비정질실리콘 박막을 순차적으로 형성하는 단계;

상기 비정질실리콘 박막을 결정화 공정을 이용하여 다결정 실리콘으로 변환시킨 후, 저농도의 1차 이온 주입을 통하여 소오스, 드레인 및 채널 영역인 활성층을 형성하는 단계;

상기 결과물 전면에 게이트 산화막을 형성한 후, 상기 트렌치 내의 게이트 산화막 상에 트렌치 영역이 충분히 도포될 수 있을 정도의 두께로 트렌치 게이트를 형성하는 단계;

상기 트렌치 내의 양 측벽에만 게이트 전극이 형성될 수 있도록 상기 트렌치 게이트를 식각하여 상기 트렌치 내의 양 측벽에 이중 게이트 전극을 형성하는 게이트 식각단계;

상기 활성층 위에 2차 이온주입 및 활성화 공정을 통하여 고농도의 소오스 및 드레인 영역을 형성하는 단계; 및

상기 고농도 소오스/드레인 영역상에 소오스 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

5 5

제 4 항에 있어서, 상기 게이트 식각단계는,

상기 이중 게이트 전극은, 불순물이 도프된 다결정 실리콘(doped polysilicon), 실리사이드(silicide) 및 금속(metal) 중의 어느 하나의 물질로 이루어진 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

6 6

제 4 항 또는 제 5 항에 있어서,

상기 이중 게이트 전극은, 불순물이 도프된 다결정 실리콘(doped polysilicon), 실리사이드(silicide) 및 금속(metal) 중의 어느 하나의 물질로 이루어진 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

7 7

반투명성 절연기판의 소정부분을 이방성 식각하여 수직 게이트 영역으로서 적어도 하나의 트렌치를 형성하는 단계;

상기 트렌치 내의 양 측벽에 하부(bottom) 게이트 전극을 형성하는 단계;

상기 결과물 상에 산화막과 비정질실리콘 박막을 순차적으로 형성하는 단계;

상기 비정질실리콘 박막을 결정화 공정을 이용하여 다결정 실리콘으로 변환시킨 후 고농도 이온 주입을 통하여 소오스, 드레인 및 채널 영역인 활성층을 형성하는 단계;

상기 결과물 전면에 게이트 산화막을 형성한 후, 상기 트렌치내의 게이트 산화막 상에 트렌치를 채우는 상부(top) 게이트 전극을 형성하는 단계; 및

상기 결과물 전면에 필드 산화막을 형성하고 상기 활성층 내의 소오스/드레인 영역을 개구한 후, 노출된 소오스/드레인 영역상에 소오스 및 드레인 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

8 8

제 7 항에 있어서, 상기 하부 게이트 전극은,

불순물이 도프된 비정질 실리콘 및 불순물이 도프된 다결정 실리콘 중의 어느 하나로 이루어진 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

9 9

제 7 항에 있어서, 상기 상부 게이트 전극 형성 후,

상기 트렌치 내의 양 측벽에만 상부 게이트 전극이 형성될 수 있도록 플라즈마 이온 식각법을 이용한 트렌치 식각 공정을 더 포함하여, 하나의 트렌치 내에 이중 상부 게이트 전극을 형성하는 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법

10 10

제 7 항에 있어서,

상기 상부 게이트 전극은, 불순물이 도프된 다결정 실리콘(doped polysilicon), 실리사이드(silicide), 및 금속(metal) 중의 어느 하나의 물질로 이루어진 것을 특징으로 하는 트렌치 게이트 구조를 갖는 다결정실리콘 박막 트랜지스터의 제조방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.