1 |
1
단전자 트랜지스터의 제조방법에 있어서, 기판 위에 매립된 실리콘 산화막층 및 실리콘층이 증착된 SIMOX 기판 위에 실리콘 산화막층으로 이루어진 활성영역 패턴을 형성하는 제 1공정과; 상기 매립된 실리콘 산화막층을 게이트 콘텍 패턴에 의해 노출시킨 후 금속을 증착하여 게이트 콘텍을 형성하고 소오스, 드레인 채널영역을 위한 이온주입을 하는 제 2공정과; 상하로 꼭지점이 마주보는 두개의 삼각형 패턴에 의해 상기 활성영역 패턴을 서로 꼭지점이 마주보는 두개의 채널 패턴으로 분리 형성하고, 노출된 실리콘층을 제거한 후, 상기 매립된 실리콘 산화막층의 상면에 사이드 게이트를 형성하는 제 3공정과; 상기 두개의 채널패턴의 외측부분을 포함하는 소오스, 드레인 콘텍을 형성하고, 상기 두개의 채널 패턴의 꼭지점과 상기 사이드 게이트의 사이에 알루미늄 양자점 패턴을 형성한 후, 수 나노미터 두께의 알루미늄 박막을 증착하여 수 나노미터 크기의 알루미늄 클러스터로 이루어진 알루미늄 양자점을 형성하는 제 4공정을 포함하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|
2 |
2
제 1 항에 있어서, 상기 제 1 공정은, p-실리콘 기판 위에 매립된 SiO2 산화막층 및 그 위에 수십 나노미터의 실리콘층이 형성된 SIMOX 기판의 상면에 수 나노미터의 SiO2 산화막층을 형성하는 제 1단계와; 상기 산화막층의 상면에 포토레지스터막을 도포하여 활성영역 패턴(10)을 정의하는 제 2단계와; 상기 활성영역 패턴(10) 이외의 상면에 노출된 SiO2 산화막층을 제거하는 제 3단계와; 상기 활성영역 패턴의 포토레지스터를 제거하는 제 4단계를 수행하여, 실리콘 산화막층으로 이루어진 채널영역 패턴을 형성하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|
3 |
3
제 1 항에 있어서, 상기 제 2 공정은, 포토레지스터를 도포하고 게이트 콘택용 패드의 패턴을 정의하여 상기 실리콘층을 식각하는 제 1단계와; 상기 게이트 콘택용 패드의 패턴의 노출된 매립 산화막층에 Au를 증착하여 Au 콘텍을 형성하는 제 2단계와; 포토레지스터막을 리프트 오프시킨 후 이온주입을 하는 제 3단계를 수행하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|
4 |
4
제 3 항에 있어서, 상기 제 3 단계의 이온주입은, 소오스(Source)와 드레인(Drain)의 오믹접촉(ohmic contact)을 만들기 위하여 기판 표면 전 면에 P 또는 As의 이온을 주입하되, 상기 활성영역 패턴은, 이온의 분포가 표면의 실리콘 산화막과 그 아래 실리콘 계면에서 최대가 되도록 이온주입 농도와 에너지를 조절하며, 이온 주입후 캐리어 액티베이션(carrier activation)과 결정결함을 없애기 위해서 질소 분위기의 고온(>800℃)에서 어넬링(annealing)을 하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|
5 |
5
제 1 항에 있어서, 상기 제 3 공정은, 전자 레지스터막을 전면에 도포하고, 상기 활성영역 패턴의 상면에 상기 게이트 콘텍의 끝 부분을 정렬마크로 사용하여 도트점 형성부분의 패턴을 정의하는 제 1단계와; 그 정의된 패턴의 실리콘 산화막층을 반응성 이온식각으로 제거하여 상기 활성영역 패턴을 서로 꼭지점이 마주보는 두개의 채널 패턴으로 분리 형성하는 제 2단계와; 상기 채널패턴의 산화막층과 게이트 콘텍 영역을 제외한 노출된 실리콘층을 습식식각으로 식각하는 제 3단계와; 포지티브 전자레지스터를 도포하여 상기 게이트 콘텍과 연결되고 상기 두개의 채널 패턴의 마주보는 꼭지점에 근접시킨 폭이 채널 길이 정도(100 나노미터 이하)의 패턴을 형성 하는 제 4단계와; 상기 제 4단계의 패턴에 의해 노출된 매립 실리콘 산화막층의 상면에 Ti을 증착한 후 Au를 증착하여 사이드 게이트를 형성하는 제 4단계를 수행하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|
6 |
6
제 1 항에 있어서, 상기 제 4 공정은, 소오스와 드레인 영역의 오믹 콘텍(ohmic contact)을 형성하기 위한 포토리소그래피로 알루미늄 증착영역을 패터닝하는 제 1단계와; 상기 소오스와 드레인 오믹 콘넥영역 내의 채널패턴의 실리콘 산화막층을 제거한 후 알루미늄을 500 나노미터 이상으로 증착하여 소오스 드레인 콘텍을 형성하는 제 2단계와; 정렬 마크로 상기 사이드 게이트의 끝 부분을 이용하여 상기 두 채널 패턴이 마주보는 꼭지점 사이에 포지티브 전자레지스터를 이용하여 크기가 100 나노미터 이하의 정사각형 또는 직사각 형으로 가능한 작은 양자점 패턴을 형성하는 제 3단계와; 상기 양자점 패턴에 알루미늄을 단일 원자층으로 증착하여 알루미늄 양지점을 형성하는 제 4단계를 수행하는 것을 특징으로 하는 단전자 트랜지스터 제조방법
|