맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법

  • 기술번호 : KST2015078234
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터 및 캐패시터 제조 방법에 관한 것으로, 헬리콘형 플라즈마(Helicon Plasma) 방법을 이용한 한번의 식각 공정으로 금속 박막과 강유전체 박막을 모두 패터닝함으로써, 하부층의 손상을 방지하고 식각 찌거기(Residue)가 발생되는 것을 방지하면서 공정 단계를 단순화하여 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터 및 캐패시터 제조 방법이 개시된다. SBT박막, PT박막, 건식식각, 헬리콘 플라즈마
Int. CL H01L 21/8242 (2006.01)
CPC H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01) H01L 28/55(2013.01)
출원번호/일자 1020020012670 (2002.03.09)
출원인 한국전자통신연구원
등록번호/일자 10-0461506-0000 (2004.12.02)
공개번호/일자 10-2003-0073224 (2003.09.19) 문서열기
공고번호/일자 (20041214) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.03.09)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유인규 대한민국 대전광역시유성구
2 유병곤 대한민국 대전광역시유성구
3 이원재 대한민국 대전광역시유성구
4 류상욱 대한민국 대전광역시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2002.03.09 수리 (Accepted) 1-1-2002-0069180-11
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2002.08.08 수리 (Accepted) 4-1-2002-0065009-76
3 선행기술조사의뢰서
Request for Prior Art Search		 2003.09.05 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2003.10.14 수리 (Accepted) 9-1-2003-0048436-55
5 의견제출통지서
Notification of reason for refusal		 2004.02.28 발송처리완료 (Completion of Transmission) 9-5-2004-0083088-52
6 명세서 등 보정서
Amendment to Description, etc.		 2004.04.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2004-0173157-02
7 의견서
Written Opinion		 2004.04.26 수리 (Accepted) 1-1-2004-0173158-47
8 등록결정서
Decision to grant		 2004.11.30 발송처리완료 (Completion of Transmission) 9-5-2004-0514094-14
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

하부 구조가 형성된 반도체 기판이 제공되는 단계;

SBT 박막, 금속 박막 및 금속 마스크를 순차적으로 형성하는 단계; 및

상기 금속 마스크를 이용한 헬리콘형 플라즈마 식각 방법으로 상기 금속 박막 및 상기 SBT 박막을 한번에 패터닝하는 단계를 포함하되,

상기 헬리콘형 플라즈마 식각 방법은 1mTorr 내지 10mTorr의 압력을 유지하고 500W 내지 1200W의 소오스 파워와 300V 내지 900V의 백 바이어스 전압을 인가한 상태에서 실시하며, Ar 가스, Cl2 가스 및 O2 가스가 혼합된 가스나 Ar 가스, Cl2 가스 및 CF4 가스가 혼합된 가스를 식각 가스로 사용하는 것을 특징으로 하는 박막 식각 방법

2 2

제 1 항에 있어서, 상기 SBT 박막은 스핀 코팅 방법이나 유기금속 열분해방법으로 형성하는 것을 특징으로 하는 박막 식각 방법

3 3

제 1 항에 있어서, 상기 금속 박막은 백금 박막으로 형성되는 것을 특징으로 하는 박막 식각 방법

4 4

제 1 항에 있어서, 상기 금속 마스크는 티타늄막으로 형성되는 것을 특징으로 하는 박막 식각 방법

5 5

삭제
6 6

삭제
7 7

제 1 항에 있어서, 상기 식각 가스로 Ar 가스, Cl2 가스 및 O2 가스가 혼합된 가스를 사용할 경우 혼합비는 x:y:z(x=50 내지 70, y=30 내지 40, z=5 내지 15)인 것을 특징으로 하는 박막 식각 방법

8 8

제 1 항에 있어서, 상기 식각 가스로 Ar 가스, Cl2 가스 및 CF4 가스가 혼합된 가스를 사용할 경우 혼합비는 50:x:y (x=10 내지 20, y=30 내지 40)인 것을 특징으로 하는 박막 식각 방법

9 9

반도체 기판 상에 절연층을 형성하는 단계;

상기 절연층 상부에 SBT 박막, 금속 박막 및 금속 마스크를 순차적으로 형성하는 단계;

상기 금속 마스크를 이용한 헬리콘형 플라즈마 식각 방법으로 상기 금속 박막 및 상기 SBT 박막을 한번에 패터닝하여 게이트를 형성하는 단계; 및

상기 게이트 양측의 상기 반도체 기판에 소오스/드레인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법

10 10

콘택 플러그를 포함한 하부 구조가 형성된 반도체 기판이 제공되는 단계;

상기 콘택 플러그를 포함한 상기 하부 구조 상에 금속 박막을 형성하는 단계;

상기 금속 박막 상부에 SBT 박막을 형성하는 단계;

상기 SBT 박막 상부에 금속 마스크를 형성하는 단계;

상기 금속 마스크를 이용한 헬리콘형 플라즈마 식각 방법으로 상기 SBT 박막 및 상기 금속 박막을 한번에 패터닝하는 단계; 및

상기 금속 마스크를 제거한 후 소정의 패턴으로 상부 전극용 금속 박막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법

지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.