기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

수직방향의 오프셋을 갖는 고전압 박막 트랜지스터

기술번호 : KST2015078632
담당센터 : 대전기술혁신센터
전화번호 : 042-610-2279

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	본 발명은 고전압에 견디기 위해 수직 방향의 오프셋을 갖는 고전압 비정질 박막 트랜지스터에 관한 것으로, 게이트 전극, 게이트 전극 상에 형성된 게이트 절연막, 게이트 절연막 상의 소정부위에 형성된 활성층, 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위한, 도핑된 비정질 실리콘층 및 전체 구조상에 형성된 소오스/드레인 전극을 포함하며,활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖는 고전압 비정질 박막 트랜지스터를 제공한다. 이러한 구성을 통하여, 수평구조의 오프셋을 갖는 고전압 비정질 박막 트랜지스터가 가지는 엄격한 공정상의 제약이 따르는 문제점을 해결하고, 오프셋을 공정상 용이하게 제어하여, 고전압 박막트랜지스터의 특성을 안정화하며, 저렴한 공정비용을 확보할 수 있도록 하는 것이다. 박막트랜지스터, 오프셋, 고전압, 비정질
Int. CL	H01L 29/786 (2006.01)
CPC	H01L 29/78621(2013.01) H01L 29/78621(2013.01) H01L 29/78621(2013.01) H01L 29/78621(2013.01)
출원번호/일자	1020020045477 (2002.08.01)
출원인	한국전자통신연구원
등록번호/일자	10-0494038-0000 (2005.05.30)
공개번호/일자	10-2004-0012106 (2004.02.11) 문서열기
공고번호/일자	(20050613) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	소멸
심사진행상태	수리
심판사항	심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2002.08.01)
심사청구항수	8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	황치선	대한민국	대전광역시대덕구
2	송윤호	대한민국	대전광역시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	신영무	대한민국	서울특별시 강남구 영동대로 **(대치동) KT&G타워 층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	한국전자통신연구원	대한민국	대전광역시 유성구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서 Patent Application	2002.08.01	수리 (Accepted)	1-1-2002-0249364-82
2	출원인정보변경(경정)신고서 Notification of change of applicant's information	2002.08.08	수리 (Accepted)	4-1-2002-0065009-76
3	선행기술조사의뢰서 Request for Prior Art Search	2004.05.13	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서 Report of Prior Art Search	2004.06.11	수리 (Accepted)	9-1-2004-0032522-00
5	의견제출통지서 Notification of reason for refusal	2004.06.23	발송처리완료 (Completion of Transmission)	9-5-2004-0245768-46
6	명세서 등 보정서 Amendment to Description, etc.	2004.08.23	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2004-0375759-59
7	의견서 Written Opinion	2004.08.23	수리 (Accepted)	1-1-2004-0375760-06
8	거절결정서 Decision to Refuse a Patent	2005.02.22	발송처리완료 (Completion of Transmission)	9-5-2005-0077763-12
9	명세서 등 보정서(심사전치) Amendment to Description, etc(Reexamination)	2005.03.21	보정승인 (Acceptance of amendment)	7-1-2005-0005438-16
10	등록결정서 Decision to grant	2005.05.27	발송처리완료 (Completion of Transmission)	9-5-2005-0246310-63
11	출원인정보변경(경정)신고서 Notification of change of applicant's information	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
12	출원인정보변경(경정)신고서 Notification of change of applicant's information	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 삭제
2	2 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막;상기 게이트 절연막 상의 소정부위에 형성된 비정질 실리콘 활성층;상기 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위한, 도핑된 비정질 실리콘층; 및 상기 전체 구조상에 형성된 소오스/드레인 전극을 포함하며,상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖고,상기 오프셋과 상기 활성층은 동일한 층이며, 상기 활성층의 채널 가장자리 영역의 두께가 상기 활성층의 채널 영역 두께 보다 두꺼운 구조를 갖도록 하여 상기 오프셋이 이루어진 것을 특징으로 하는 고전압 박막 트랜지스터
3	3 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연막; 상기 게이트 절연막 상의 소정부위에 형성된 비정질 실리콘의 활성층; 상기 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위한, 제 1 도핑된 비정질 실리콘층; 및 상기 전체 구조상에 형성된 소오스/드레인 전극을 포함하며, 상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖고, 상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에, 제 2 도핑된 비정질 실리콘층 및 비정질 실리콘층의 오프셋을 더 포함하며, 상기 오프셋은 상기 드레인 전극 및 상기 소오스 전극 중 적어도 하나의 하부에 있는 도핑된 비정질 실리콘층을 완전히 덮는 구조로 이루어진 것을 특징으로 하는 고전압 박막 트랜지스터
4	4 제 3 항에 있어서, 상기 활성층의 채널 상부에 식각 방지막인 에치 스토퍼를 더 포함하는 것을 특징으로 고전압 박막 트랜지스터
5	5 제 2 항 내지 제 4 항 중 어느 하나의 항에 있어서, 상기 오프셋의 두께는 1000 내지 3000Å 의 두께를 가지는 것을 특징으로 하는 고전압 박막 트랜지스터
6	6 삭제
7	7 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상의 비정질 실리콘층을 형성하고 패터닝하여 소정부위에 활성층을 형성하는 단계;상기 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위하여, 도핑된 비정질 실리콘층을 형성하는 단계; 및 상기 전체 구조상에 형성된 소오스/드레인 전극을 포함하며,상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖고,상기 오프셋과 상기 활성층은 동일한 층이며, 상기 활성층의 채널 가장자리 영역의 두께가 상기 활성층의 채널 영역 두께 보다 두꺼운 구조를 갖도록, 상기 오프셋을 형성하는 것을 특징으로 하는 고전압 박막 트랜지스터 제조방법
8	8 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상의 비정질 실리콘층을 형성하고 패터닝하여 소정부위에 활성층을 형성하는 단계; 상기 활성층 상에 소오스/드레인 전극과의 컨택 특성을 향상시키기 위하여, 제 1 도핑된 비정질 실리콘층을 형성하는 단계; 및 상기 전체 구조상에 형성된 소오스/드레인 전극을 포함하며, 상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에 수직방향으로 형성된 비정질 실리콘층의 오프셋을 갖고, 상기 활성층 채널의 가장자리 영역과 상기 소오스 및/또는 드레인 전극 사이에, 제 2 도핑된 비정질 실리콘층 및 비정질 실리콘층의 오프셋을 형성하는 단계를 더 포함하며, 상기 오프셋은 상기 드레인 전극 및 상기 소오스 전극 중 적어도 하나의 하부에 있는 도핑된 비정질 실리콘층을 완전히 덮는 구조로 형성하는 것을 특징으로 하는 고전압 박막 트랜지스터 제조방법
9	9 제 8 항에 있어서, 상기 활성층의 채널 상부에 식각 방지막인 에치 스토퍼를 형성하는 단계를 더 포함하는 것을 특징으로 고전압 박막 트랜지스터 제조방법
10	10 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서, 상기 오프셋의 두께는 1000 내지 3000Å인 것을 특징으로 하는 고전압 박막 트랜지스터 제조방법
11	10 제 7 항 내지 제 9 항 중 어느 하나의 항에 있어서, 상기 오프셋의 두께는 1000 내지 3000Å인 것을 특징으로 하는 고전압 박막 트랜지스터 제조방법

본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.

이전대상기술 뷰 페이지 등록사항 > 특허 등록번호 표입니다.
특허 등록번호	10-0494038-0000

권리란

표시번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 권리란 표입니다.
표시번호	사항
1	출원 연월일 : 20020801 출원 번호 : 1020020045477 공고 연월일 : 20050613 공고 번호 : 특허결정(심결)연월일 : 20050527 청구범위의 항수 : 8 유별 : H01L 29/786 발명의 명칭 : 수직방향의 오프셋을 갖는 고전압 박막 트랜지스터 존속기간(예정)만료일 : 20120531

특허권자란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 특허권자란 표입니다.
순위번호	사항
1	(권리자) 한국전자통신연구원 대전광역시 유성구...

등록료란

순위번호, 사항의 정보를 제공하는 이전대상기술 뷰 페이지 등록사항 > 등록료란 표입니다.
제 1 - 3 년분	금 액	256,500 원	2005년 05월 31일	납입
제 4 년분	금 액	235,000 원	2008년 04월 28일	납입
제 5 년분	금 액	216,000 원	2009년 05월 04일	납입
제 6 년분	금 액	216,000 원	2010년 04월 30일	납입
제 7 년분	금 액	404,000 원	2011년 05월 11일	납입

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	특허출원서	2002.08.01	수리 (Accepted)	1-1-2002-0249364-82
2	출원인정보변경(경정)신고서	2002.08.08	수리 (Accepted)	4-1-2002-0065009-76
3	선행기술조사의뢰서	2004.05.13	수리 (Accepted)	9-1-9999-9999999-89
4	선행기술조사보고서	2004.06.11	수리 (Accepted)	9-1-2004-0032522-00
5	의견제출통지서	2004.06.23	발송처리완료 (Completion of Transmission)	9-5-2004-0245768-46
6	명세서 등 보정서	2004.08.23	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2004-0375759-59
7	의견서	2004.08.23	수리 (Accepted)	1-1-2004-0375760-06
8	거절결정서	2005.02.22	발송처리완료 (Completion of Transmission)	9-5-2005-0077763-12
9	명세서 등 보정서(심사전치)	2005.03.21	보정승인 (Acceptance of amendment)	7-1-2005-0005438-16
10	등록결정서	2005.05.27	발송처리완료 (Completion of Transmission)	9-5-2005-0246310-63
11	출원인정보변경(경정)신고서	2009.08.04	수리 (Accepted)	4-1-2009-5150899-36
12	출원인정보변경(경정)신고서	2015.02.02	수리 (Accepted)	4-1-2015-0006137-44

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2014032117][한국전자통신연구원]	채널 외 전하 주입 방식 비휘발성 플래시 메모리 박막 트랜지스터	새창보기
[KST2016015721][한국전자통신연구원]	반도체 소자 및 이를 제조하는 방법(SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME)	새창보기
[KST2015051641][한국전자통신연구원]	ＺｎＯＴＦＴ의 제조방법	새창보기
[KST2016006572][한국전자통신연구원]	전이금속 칼코겐화합물 박막의 제조 방법(A METHOD OF FABRICATING A TRANSITION METAL CHALCOGENIDE THIN FILM)	새창보기
[KST2014045104][한국전자통신연구원]	멤리스터 장치 및 그 제조 방법	새창보기
[KST2015048897][한국전자통신연구원]	박막트랜지스터를 이용한 ＣＭＯＳ소자 및 그 제조방법	새창보기
[KST2016007471][한국전자통신연구원]	디스플레이 장치(Display unit)	새창보기
[KST2015096632][한국전자통신연구원]	트랜지스터 및 그 제조방법	새창보기
[KST2016014457][한국전자통신연구원]	박막 트랜지스터 및 그 제조 방법(Thin film transistor and method for fabricating the same)	새창보기
[KST2015084842][한국전자통신연구원]	ＺＴＯ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법	새창보기
[KST2015064290][한국전자통신연구원]	박막트랜지스터 및 그의 제조방법	새창보기
[KST2015063889][한국전자통신연구원]	박막 트랜지스터의 제조방법	새창보기
[KST2014045113][한국전자통신연구원]	박막 트랜지스터 및 그 제조 방법	새창보기
[KST2015055563][한국전자통신연구원]	박막 트랜지스터 및 그의 제조 방법	새창보기
[KST2015065272][한국전자통신연구원]	빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법	새창보기
[KST2014024125][한국전자통신연구원]	IMOD 디스플레이 구동을 위한 산화물 TFT 기술	새창보기
[KST2014030138][한국전자통신연구원]	산화물 TFT 기술	새창보기
[KST2014032291][한국전자통신연구원]	비휘발성 메모리 셀 및 그 제조 방법	새창보기
[KST2015090751][한국전자통신연구원]	박막 트랜지스터 및 그 제조 방법	새창보기
[KST2015087698][한국전자통신연구원]	ＺｎＯ 박막을 포함하는 트랜지스터의 제조방법	새창보기
[KST2015067634][한국전자통신연구원]	박막 트랜지스터	새창보기
[KST2016016860][한국전자통신연구원]	산화물 반도체 소자(OXIDE SEMICONDUCTOR DEVICE)	새창보기
[KST2015090785][한국전자통신연구원]	박막 트랜지스터 및 그 제조 방법	새창보기
[KST2015087931][한국전자통신연구원]	건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법	새창보기
[KST2015083103][한국전자통신연구원]	유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터	새창보기
[KST2015070596][한국전자통신연구원]	산화물 박막 트랜지스터의 제조 방법	새창보기
[KST2014045205][한국전자통신연구원]	유기 박막의 국부적 결정화 방법 및 이를 이용한 유기 박막트랜지스터 제조 방법	새창보기
[KST2015069848][한국전자통신연구원]	산화물 반도체막의 형성 방법	새창보기
[KST2015031201][한국전자통신연구원]	유기물 반도체 소자의 엔캡슐레이션 박막 및 그 제조방법	새창보기
[KST2014045267][한국전자통신연구원]	투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법	새창보기

번호	심판번호(숫자)	심판번호(문자)	사건의표시	청구일	심결일자
1	2005101001672	2005원1672	2002 년 특허출원 제 45477호 거절결정불복심판	2005.03.21	2005.05.27

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.