맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법

  • 기술번호 : KST2015078886
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법에 관한 것으로, 비정질 실리콘층 및 기판 사이에 열전도도가 낮은 포러스실리카 물질이 포함된 버퍼 절연막을 형성하여 기판으로의 열전달을 최소화하고 결정성장 시간을 확보한 상태에서 레이저를 이용하여 폴리실리콘 활성층을 형성함으로써, ELA 방법으로 비정질 실리콘층을 결정화할 경우에는 결정립 크기가 극대화된 폴리실리콘 활성층을 형성하는 것이 가능하여 소자의 전하 이동도를 향상시킬 수 있으며, SLS 방법으로 비정질 실리콘층을 결정화할 경우에는 SLG(Super Lateral Grain) 길이가 증가되어 마스크 간격을 증가하여도 결정이 만나는 부위에서 핵생성 현상이 발생되는 것을 방지할 수 있어 마스크의 이동수를 최소화하고 공정의 생산성을 향상시킬 수 있는 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한 박막 트랜지스터 제조 방법이 개시된다. 포러스실리카, 버퍼절연막, 박막트랜지스터, 폴리실리콘, TFT, 레이저, 결정화, SLS, ELA
Int. CL H01L 29/786 (2006.01)
CPC
출원번호/일자 1020020081480 (2002.12.18)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2004-0054441 (2004.06.25) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.12.18)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 손충용 대한민국 충청북도청주시흥덕구
2 김용해 대한민국 경기도성남시분당구
3 이진호 대한민국 대전광역시유성구
4 고영욱 대한민국 대전광역시서구
5 정중희 대한민국 대전광역시서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2002.12.18 수리 (Accepted) 1-1-2002-0420995-94
2 의견제출통지서
Notification of reason for refusal		 2004.11.22 발송처리완료 (Completion of Transmission) 9-5-2004-0489567-21
3 지정기간연장신청서
Request for Extension of Designated Period		 2005.01.21 수리 (Accepted) 1-1-2005-0036486-17
4 거절결정서
Decision to Refuse a Patent		 2005.03.31 발송처리완료 (Completion of Transmission) 9-5-2005-0147355-62
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1

기판 상에 실리콘 질화막을 형성하는 단계;

상기 실리콘 질화막 상에 포러스실리카막을 형성하는 단계; 및

상기 포러스실리카막 상에 실리콘 산화막을 형성하는 단계를 포함하는 반도체 소자의 버퍼 절연막 형성 방법

2 2

제 1 항에 있어서, 상기 기판은 글라스 기판, 실리콘 웨이퍼 기판 또는 플라스틱 기판 또는 하부에 무기질 기판이 부착된 플라스틱 기판인 것을 특징으로 하는 반도체 소자의 버퍼 절연막 형성 방법

3 3

제 1 항에 있어서, 상기 포러스실리카막을 형성하는 단계는

실리카가 포함된 출발 물질과 용매를 혼합한 후 응축시키는 단계;

소정의 응축 반응이 진행된 후에 스핀 코팅법으로 성막하는 단계; 및

베이킹을 통한 열분해를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 버퍼 절연막 형성 방법

4 4

제 3 항에 있어서, 상기 출발 물질로는 TEOS 또는 TMOS를 사용하고, 상기 용매로는 에탄올을 사용하는 것을 특징으로 하는 반도체 소자의 버퍼 절연막 형성 방법

5 5

제 3 항에 있어서, 상기 응축 반응을 촉진시키기 위하여 산성의 염산 용액이나 염기성의 암모니아수 용액을 촉매제로 혼합하거나, 친수성기와 소수성기를 모두 가지고 있는 계면활성제를 혼합하는 것을 특징으로 하는 반도체 소자의 버퍼 절연막 형성 방법

6 6

기판 상부에 포러스실리카 물질이 포함된 버퍼 절연막을 형성하는 단계;

상기 버퍼 절연막 상부에 비정질실리콘층을 형성하는 단계;

레이저를 조사하여 상기 비정질실리콘층을 폴리실리콘 활성층으로 형성하는 단계;

상기 폴리실리콘 활성층을 포함한 전체 상부에 게이트 절연막을 형성한 후 소정의 패턴으로 게이트 전극을 순차적으로 형성하는 단계;

전체 상부에 층간 절연막을 형성한 후 상기 게이트 전극 주변의 상기 폴리실리콘 활성층이 노출되도록 콘택홀을 형성하는 단계; 및

상기 폴리실리콘 활성층 상부에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조 방법

7 7

제 6 항에 있어서, 상기 버퍼 절연막은 청구항 제1항 내지 제5항 중 어느 한 항의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조 방법

8 8

제 6 항에 있어서, 상기 폴리실리콘 활성층은 ELA 방법 또는 SLS 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 박막 트랜지스터 제조 방법

지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07045469 US 미국 FAMILY
2 US20040121529 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2004121529 US 미국 DOCDBFAMILY
2 US7045469 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.