| 1 |
1
실리콘 채널 영역;상기 채널 영역의 일단에 접촉하면서, 전자에 대하여 상기 채널 영역과 제1 일함수를 가지는 소스; 상기 채널 영역의 타단에 접촉하면서, 정공에 대하여 상기 채널 영역과 상기 제1 일함수보다 큰 제2 일함수를 가진 드레인; 및상기 채널 영역 상에 게이트 유전층을 계면에 수반하여 중첩되며양(+), 0 또는 음(-)의 게이트 전압이 선택적으로 인가되되 상기 게이트 전압이 음(-)의 문턱 전압과 양(+)의 문턱 전압 사이로 인가될 때 상기 채널이 오프(off) 상태가 되고 상기 게이트 전압이 음(-)의 문턱 전압 보다 작거나 양(+)의 문턱 전압보다 클 때 각각 상기 채널이 제1온(on) 상태 및 제2온 상태가 되게 상기 게이트 전압이 인가되는 게이트를 포함하는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 소스 및 드레인은 상기 금속층으로 금속 실리사이드층을 포함하여 형성된 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 채널 영역은 무도핑 또는 P형으로 도핑된 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 채널 영역은 무도핑 또는 N형으로 도핑된 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 5 |
5
제1항에 있어서, 상기 음(-) 및 양(+)의 문턱 전압들 중 어느 하나는 상기 소스와 상기 채널 영역 간의 전자에 대한 쇼키 장벽의 높이에 의존하여 설정되고 다른 하나는 상기 드레인과 상기 채널 영역 간의 정공에 대한 쇼키 장벽의 높이에 의존하여 설정되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 6 |
6
제1항에 있어서, 상기 채널의 제1온(on) 상태 및 제2온 상태 각각에서 서로 다른 캐리어(carrier)가 상기 채널을 통해 이동되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 7 |
7
제1항에 있어서, 상기 채널의 제1온(on) 상태 및 제2온 상태 각각에서 상기 소스로부터 상기 드레인쪽으로 흐르는 드레인 전류의 값은 서로 다른 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 8 |
8
제7항에 있어서, 상기 채널의 제1온(on) 상태 및 제2온 상태에서 각각 검출되는 상기 드레인 전류들 중 어느 하나는 상기 드레인으로부터 상기 소스쪽으로 이동하는 정공 흐름에 의해 형성되고 다른 하나는 상기 소스로부터 상기 드레인쪽으로 이동하는 전자 흐름에 의해 형성된 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 9 |
9
제1항에 있어서, 상기 채널의 제1온(on) 상태 및 제2온 상태일 때 상기 드레인에는 양(+) 전압 또는 음(-)의 전압이 인가되고, 상기 게이트 전압은 상기 드레인 전압과 동일한 극성이거나 또는 반대 극성으로 인가되어 상기 제1온 상태 및 상기 제2온 상태가 제어되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터
|
| 10 |
10
실리콘 채널 영역;상기 채널 영역의 일단에 접촉하면서, 전자에 대하여 상기 채널 영역과 제1 일함수를 가지는 소스; 상기 채널 영역의 타단에 접촉하면서, 정공에 대하여 상기 채널 영역과 상기 제1 일함수보다 큰 제2 일함수를 가진 드레인; 및상기 채널 영역 상에 게이트 유전층을 계면에 수반하여 중첩되며양(+), 0 또는 음(-)의 게이트 전압이 선택적으로 인가되되 상기 게이트 전압이 음(-)의 문턱 전압과 양(+)의 문턱 전압 사이로 인가될 때 상기 채널이 오프(off) 상태가 되고 상기 게이트 전압이 음(-)의 문턱 전압 보다 작거나 양(+)의 문턱 전압보다 클 때 각각 상기 채널이 제1온(on) 상태 및 제2온 상태가 되게 상기 게이트 전압이 인가되는 게이트; 및 상기 소스에 전기적으로 연결되되 상기 게이트 전압의 극성에 따라 서로 다른 전하량들이 축전되는 커패시터를 포함하는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터를 이용한 다단 메모리 소자
|
| 11 |
11
제10항에 있어서, 상기 음(-) 및 양(+)의 문턱 전압들 중 어느 하나는 상기 소스와 상기 채널 영역 간의 전자에 대한 쇼키 장벽의 높이에 의존하여 설정되고 다른 하나는 상기 드레인과 상기 채널 영역 간의 정공에 대한 쇼키 장벽의 높이에 의존하여 설정되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터를 이용한 다단 메모리 소자
|
| 12 |
12
실리콘 채널 영역;상기 채널 영역의 일단에 접촉하면서, 전자에 대하여 상기 채널 영역과 제1 일함수를 가지는 소스; 상기 채널 영역의 타단에 접촉하면서, 정공에 대하여 상기 채널 영역과 상기 제1 일함수보다 큰 제2 일함수를 가진 드레인; 및상기 채널 영역 상에 게이트 유전층을 계면에 수반하여 중첩되며양(+), 0 또는 음(-)의 게이트 전압이 입력 전압으로 선택적으로 인가되되 상기 게이트 전압이 음(-)의 문턱 전압과 양(+)의 문턱 전압 사이로 인가될 때 상기 채널이 오프(off) 상태가 되고 상기 게이트 전압이 음(-)의 문턱 전압 보다 작거나 양(+)의 문턱 전압보다 클 때 각각 상기 채널이 제1온(on) 상태 및 제2온 상태가 되게 상기 게이트 전압이 입력 전압으로 인가된 게이트; 및 상기 드레인에 전기적으로 연결되어 상기 게이트 전압의 극성에 따라 상기 드레인에 전기적으로 연결되어 검출되는 출력 전압이 전압 강하에 의해 달라지게 상기 바이어스 전압을 상기 드레인에 인가하는 저항을 포함하는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터를 이용한 다단 논리 소자
|
| 13 |
13
제12항에 있어서, 상기 음(-) 및 양(+)의 문턱 전압들 중 어느 하나는 상기 소스와 상기 채널 영역 간의 전자에 대한 쇼키 장벽의 높이에 의존하여 설정되고 다른 하나는 상기 드레인과 상기 채널 영역 간의 정공에 대한 쇼키 장벽의 높이에 의존하여 설정되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터를 이용한 다단 논리 소자
|
| 14 |
13
제12항에 있어서, 상기 음(-) 및 양(+)의 문턱 전압들 중 어느 하나는 상기 소스와 상기 채널 영역 간의 전자에 대한 쇼키 장벽의 높이에 의존하여 설정되고 다른 하나는 상기 드레인과 상기 채널 영역 간의 정공에 대한 쇼키 장벽의 높이에 의존하여 설정되는 것을 특징으로 하는 쇼키 장벽 금속 산화물 반도체 전계 효과 트랜지스터를 이용한 다단 논리 소자
|
