| 1 |
1
실리콘 기판 상에 산화막을 형성하는 단계;상기 산화막 상에 금속층 증착하여 상기 산화막과 상기 금속층의 계면 반응을 이용하여 상기 산화막과 상기 금속층 사이에 금속 실리케이트막을 형성하는 단계; 상기 금속 실리케이트막 및 상기 금속층을 식각하여 금속 게이트를 형성하는 단계; 및상기 금속 게이트가 형성된 다음, 상기 실리콘 기판 상에 LDD(lightly doped drain) 영역과 소스/드레인 전극을 형성하는 단계를 포함하되, 상기 계면 반응은 상기 산화막 상에 상기 금속층이 증착된 다음 열처리 공정을 수행함으로써 유도되거나, 상기 산화막 상에 상기 금속층을 증착하는 과정에서 자발적으로 생성되는 운동 에너지에 의해 유도되는 반도체 소자의 제조 방법
|
| 2 |
2
실리콘 기판 상에 산화막을 형성하는 단계;상기 산화막 상에 금속층 증착하여 상기 산화막과 상기 금속층의 계면 반응을 이용하여 상기 산화막과 상기 금속층 사이에 금속 실리케이트막을 형성하는 단계; 상기 계면 반응을 일으키지 않고 잔존하는 상기 금속층을 제거한 다음, 게이트 전극용 금속층을 증착하는 단계; 및 상기 게이트 전극용 금속층과 상기 금속 실리케이트막을 식각한 후, 상기 실리콘 기판 상에 LDD(lightly doped drain)영역과 소스/드레인 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 3 |
3
제2항에 있어서,상기 계면 반응은 상기 산화막 상에 상기 금속층이 증착된 다음 열처리 공정을 수행함으로써 유도되는 반도체 소자의 제조 방법
|
| 4 |
4
제2항에 있어서,상기 계면 반응은 상기 산화막 상에 상기 금속층을 증착하는 과정에서 자발적으로 생성되는 운동 에너지에 의해 유도되는 반도체 소자의 제조 방법
|
| 5 |
5
제4항에 있어서,상기 금속층은 히토류와 전이금속 계열 물질인 반도체 소자의 제조 방법
|
| 6 |
6
제1항 또는 제2항에 있어서,상기 실리콘 기판은 단결정 실리콘, 다결정 실리콘, 도핑된 실리콘, 비정질 실리콘, SixGe1-X(X는 0<X<1), SixN1-x(X는 0<X<1) 및 SiC으로 이루어진 군에서 선택된 어느 하나인 반도체 소자 제조방법
|
| 7 |
7
제1항 또는 제2항에 있어서,상기 산화막은 Si, Ga, Ge, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, W, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs Ni, Ti, Co, Cu, Pt, W, Cr, Mo 및 이들의 합금과 산소가 결합된 화합물 중 적어도 하나를 이용하는 반도체 소자 제조 방법
|
| 8 |
8
제1항 또는 제2항에 있어서,상기 금속층은 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, W, Au, Ag, Zn, Ir, Ta, Hf, K, Li, CsNi, Ti, Co, Cu, Pt, W, Cr, Mo 및 이들의 합금으로 이루어진 군에서 선택된 적어도 하나인 반도체 소자의 제조 방법
|
