맞춤기술찾기

이전대상기술

유기 박막 트랜지스터 및 그 제조 방법

  • 기술번호 : KST2015082649
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 유기 반도체를 이용한 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 본 유기 박막 트랜지스터의 제조방법은 기판 상부에 유기 절연막을 형성하는 단계; 상기 유기 절연막 상에 광감응 특성을 가지며 유기 물질로 이루어진 식각 희생막을 형성하는 단계; 상기 광감응 특성을 갖는 상기 식각 희생막을 패터닝한 후, 상기 식각 희생막이 형성된 상기 기판 전면에 반도체층을 형성하는 단계; 및 상기 반도체층을 식각하는 단계를 포함한다. 이에 따라, 유기물질로 이루어진 게이트 절연막의 식각 손상에 의한 특성 저하를 방지할 수 있어, 유기 트랜지스터의 성능을 향상시킬 수 있다.유기물질, 광감응, 식각 희생막, 유기 트랜지스터
Int. CL H01L 29/786 (2006.01)
CPC H01L 51/0018(2013.01) H01L 51/0018(2013.01) H01L 51/0018(2013.01)
출원번호/일자 1020070050008 (2007.05.23)
출원인 한국전자통신연구원
등록번호/일자 10-0814910-0000 (2008.03.12)
공개번호/일자
공고번호/일자 (20080319) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020060122735   |   2006.12.06
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.05.23)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 오지영 대한민국 대전 중구
2 강승열 대한민국 대전 유성구
3 안성덕 대한민국 대전 유성구
4 황치선 대한민국 대전 대덕구
5 서경수 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2007.05.23 수리 (Accepted) 1-1-2007-0376798-12
2 등록결정서
Decision to grant
2008.03.11 발송처리완료 (Completion of Transmission) 9-5-2008-0136322-12
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상부에 유기 절연막을 형성하는 단계;상기 유기 절연막 상에 광감응 특성을 가지며 유기 물질로 형성된 식각 희생막을 증착하는 단계;상기 증착된 식각 희생막을 패터닝한 후, 상기 식각 희생막이 형성된 상기 기판 전면에 반도체층을 형성하는 단계; 및 상기 반도체층을 식각하는 단계를 포함하는 유기 박막 트랜지스터의 제조방법
2 2
제1항에 있어서,상기 유기 절연막을 형성하기 전에 상기 기판 상에 게이트 전극을 형성하는 단계; 및상기 반도체층을 식각한 다음, 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터의 제조방법
3 3
제1항에 있어서,상기 반도체층이 식각된 다음, 상기 반도체 층상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계; 및상기 게이트 전극 상에 층간 절연막을 형성하고 상기 반도체층과 전기적으로 연결되는 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 유기 박막 트랜지스터의 제조방법
4 4
제1항에 있어서,상기 식각 희생막은 상기 유기 절연막의 증착 두께보다 두껍게 형성하는 유기 박막 트랜지스터의 제조 방법
5 5
제4항에 있어서,상기 식각 희생막은 유기 절연막 두께의 120% ~ 200% 두께로 형성되는 유기 박막 트랜지스터의 제조 방법
6 6
제1항에 있어서,상기 식각 희생막은 평탄화 특성을 더 포함하는 유기 박막 트랜지스터의 제조 방법
7 7
기판 상부에 형성된 유기 절연막;광감응 특성을 가지며 유기 물질로 형성되며, 상기 유기 절연막 상에 형성되는 식각 희생막; 및상기 식각 희생막이 형성된 상기 기판 전면에 형성된 반도체층을 포함하는 유기 박막 트랜지스터
8 8
제7항에 있어서, 상기 식각 희생막의 두께는 상기 유기 절연막 두께의 120 ~ 200%인 유기 박막 트랜지스터
9 9
제7항에 있어서, 상기 유기 절연막 하부 또는 상기 반도체층 상부에 형성되는 게이트 전극;및 상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 더 포함하는 유기 박막 트랜지스터
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.