1 |
1
기판 상에 형성된 버퍼층, 채널층, 스페이서층 및 쇼트키층을 포함하는 화합물 반도체 소자의 제조 방법에 있어서,상기 쇼트키층 상에 식각 정지층 및 오믹층을 형성하는 단계;상기 오믹층 상에 질화막을 형성하는 단계;상기 질화막을 패터닝하여 미세 게이트 패턴을 형성하는 단계;상기 미세 게이트 패턴을 이용하여 상기 오믹층을 선택적으로 식각하여 제1 게이트 리세스를 형성하는 단계;상기 제1 게이트 리세스가 형성된 다음, 상기 질화막 상에 산화막을 증착하여 산화막 스페이서를 형성하는 단계;상기 산화막 스페이서가 형성된 다음, 상기 식각 정지층을 식각하여 제2 게이트 리세스를 형성하는 단계;상기 제2 게이트 리세스가 형성된 다음, 상기 질화막 상에 게이트 금속을 형성하는 단계;상기 게이트 금속 상에 제1 포토 레지스트 패턴을 형성하고, 상기 제1 포토레지스트 패턴 상에 제1 금속층을 형성하는 단계;리프트 오프 공정을 이용하여 상기 제1 포토 레지스트 패턴을 제거하여 상기 제1 금속층으로 비대칭형 게이트 전극의 머리 부분을 형성하는 단계; 및상기 비대칭형 게이트 전극의 머리 부분이 형성된 다음, 상기 비대칭형 게이트 전극의 머리 부분을 마스크로 하여 상기 게이트 금속을 패터닝하는 단계를 포함하는 화합물 반도체 소자의 제조방법
|
2 |
2
제1항에 있어서, 상기 질화막 상에 절연층을 형성하는 단계;상기 절연층 상에 제2 포토 레지스트 패턴을 형성하는 단계;상기 제2 포토 레지스트 패턴 상에 제2 금속층을 증착하는 단계;상기 제2 포토레지스 패턴을 제거한 다음, 남아있는 상기 제2 금속층을 마스크로 이용하여 상기 절연층과 상기 질화막을 식각하는 단계;상기 절연층과 상기 질화막을 식각한 다음, 상기 기판 상에 소오스/드레인 오믹 금속을 증착하는 단계; 및 상기 소오스/드레인 오믹 금속 상에 소자를 보호하는 보호막을 형성하는 단계를 더 포함하는 화합물 반도체 소자의 제조방법
|
3 |
3
제1항에 있어서, 상기 제1 게이트 리세스를 형성하는 단계에서는습식 식각 공정으로 상기 오믹층을 언더 컷(under-cut) 형태의 리세스 프로파일을 형성하는 화합물 반도체 소자의 제조방법
|
4 |
4
제3항에 있어서, 상기 습식 식각 공정에서는 구연산 계열의 습식용액을 이용하는 화합물 반도체 소자의 제조방법
|
5 |
5
제4항에 있어서, 상기 습식 용액은 구연산과 과산화수소를 1대 2의 비율로 혼합한 용액인 화합물 반도체 소자의 제조방법
|
6 |
6
제1항에 있어서, 상기 식각 정지층은 도핑되지 않은 InxAlAs1-x 식각 정지층이며, 상기 x는 0
|
7 |
7
제1항에 있어서, 상기 미세 게이트 패턴을 형성하는 단계에서 상기 미세 게이트 패턴은 전자선 리소그라피 방법으로 형성되는 화합물 반도체 소자의 제조방법
|
8 |
8
제2항에 있어서,상기 제1 금속층 및 상기 제2 금속층은 Ti/Au 금속인 화합물 반도체 소자의 제조방법
|
9 |
9
제1항에 있어서,상기 게이트 금속은 내열성 금속인 화합물 반도체 소자의 제조방법
|
10 |
10
제2항에 있어서,상기 질화막 상에 절연층을 형성하는 단계에서는 상기 절연층을 증착한 다음, 백-에칭(etch-back) 공정을 이용하여 상기 비대칭형 게이트 전극을 노출시키는 화합물 반도체 소자의 제조방법
|
11 |
11
제2항에 있어서,상기 절연층을 식각하여 형성된 절연층 스페이서에 의해 게이트 전극으로 사용되는 상기 게이트 금속 및 상기 제1 금속층과 상기 소오스/드레인 오믹 금속을 분리하는 화합물 반도체 소자의 제조방법
|
12 |
12
제1항에 있어서,상기 산화막 스페이서 및 상기 제2 게이트 리세스가 형성된 다음, 상기 질화막 상에 상기 게이트 금속을 증착하는 단계에서는, 상기 제1 및 제2 게이트 리세스에 증착된 상기 게이트 금속과 상기 산화막 스페이서 사이에 에어 캐비티가 형성되는 화합물 반도체 소자의 제조방법
|