| 1 |
1
기판;
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 게이트 절연층;
상기 게이트 절연층 상에 산화물 반도체 물질로 형성된 반도체 활성층;
상기 반도체 활성층의 양단에 각각 형성된 소오스 전극 및 드레인 전극;
상기 반도체 활성층의 특성 변화를 방지하기 위해 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막; 및
상기 반도체 활성층 상에 형성된 무기 보호막
을 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터
|
| 2 |
2
제 1항에 있어서,
상기 보호막은 에폭시계 수지, 폴리비닐아세테이트, 폴리비닐페놀, 페릴렌 수지, 폴리에틸렌계 수지, 폴리에테르계 수지 및 폴리카보네이트계 수지 중 어느 하나로 이루어지는
폴리머 보호막이 형성된 투명 박막 트랜지스터
|
| 3 |
3
제 1항에 있어서,
상기 게이트 전극, 소오스 전극 및 드레인 전극은 ITO, IZO, ITZO 중 어느 하나의 물질로 이루어진
폴리머 보호막이 형성된 투명 박막 트랜지스터
|
| 4 |
4
제 1항에 있어서,
상기 게이트 절연층은 산화 규소 또는 산화 알루미늄으로 이루어지는
폴리머 보호막이 형성된 투명 박막 트랜지스터
|
| 5 |
5
제 1항에 있어서,
상기 반도체 활성층은 ZnO, InZnO, InGaZnO, SnO2, CdSnO 및 상기 물질 중 어느 하나를 포함하는 물질로 이루어진
폴리머 보호막이 형성된 투명 박막 트랜지스터
|
| 6 |
6
삭제
|
| 7 |
7
(a) 기판 상에 게이트 전극 및 게이트 절연층을 순차적으로 형성하고, 상기 게이트 절연층 상에 산화물 반도체 물질을 이용하여 반도체 활성층을 형성하는 단계;
(b) 상기 반도체 활성층의 양단에 각각 소오스 전극 및 드레인 전극을 형성하는 단계; 및
(c) 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막을 저온 공정으로 형성하는 단계
를 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법
|
| 8 |
8
제 7항에 있어서,
상기 보호막은 스핀 코팅법, 딥 코팅법, 스프레이 코팅법, 열 증발법 및 전자선 증발법 중 어느 하나의 저온 공정으로 형성되는
폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법
|
| 9 |
9
제 7항에 있어서,
상기 보호막은 에폭시계 수지, 폴리비닐아세테이트, 폴리비닐페놀, 페릴렌 수지, 폴리에틸렌계 수지, 폴리에테르계수지 및 폴리카보네이트계 수지 중 어느 하나의 물질로 형성되는
폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법
|
| 10 |
10
제 7항에 있어서, 상기 (b) 단계는,
상기 반도체 활성층 상에 무기 보호막을 형성하는 단계
를 더 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법
|
