| 1 |
1
제1 기판 상의 희생층 상에 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 구비하는 반도체층을 형성하는 단계;상기 반도체층을 상기 제1 기판에서 분리하고, 제2 기판에 결합하는 단계;상기 제2 기판과 상기 반도체층 상에 절연층을 형성하는 단계;상기 절연층 상에 제1 포토레지스트층을 형성하는 단계;상기 제2 기판의 배면으로부터 상기 제1 도핑 영역과 상기 제2 도핑 영역을 마스크로 상기 제1 포토레지스트층을 노광하고 현상하여 제1 마스크 패턴을 형성하는 단계;상기 제1 마스크 패턴을 마스크로 상기 절연층 상에 상기 채널 영역과 중첩하는 게이트 전극을 형성하는 단계; 및상기 제1 도핑 영역과 상기 제2 도핑 영역 각각에 연결되는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 2 |
2
제1 항에 있어서, 상기 반도체층을 형성하는 단계는,상기 제1 기판 상에 희생층을 형성하는 단계;상기 희생층 상에 반도체층을 형성하는 단계;상기 반도체층 상에 제2 마스크 패턴을 형성하는 단계; 및상기 제2 마스크 패턴을 마스크로 상기 반도체층을 도핑하여 제1 도핑 영역, 제2 도핑 영역 및 채널 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 3 |
3
제2 항에 있어서, 상기 반도체층을 형성하는 단계는,상기 제1 도핑 영역과 상기 제2 도핑 영역 상에 제3 마스크 패턴을 형성하는 단계; 및상기 제3 마스크 패턴을 마스크로 상기 채널 영역을 식각하여 상기 제1 도핑 영역 및 상기 제2 도핑 영역 보다 작은 두께를 갖는 채널 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 4 |
4
제3 항에 있어서,상기 제1 마스크 패턴과 상기 제2 마스크 패턴은 양성 포토레지스트로 이루어지고, 상기 제3 마스크 패턴은 음성 포토레지스트로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 5 |
5
제3 항에 있어서,상기 채널 영역은 반응성 이온 식각 방법으로 식각하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 6 |
6
제5 항에 있어서,상기 채널 영역의 두께는 100nm 이하인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 7 |
7
제3 항에 있어서, 상기 반도체층을 제1 기판에서 분리하고 제2 기판에 접합하는 단계는,상기 제3 마스크 패턴에 스탬프를 접합하고 상기 희생층을 식각하는 단계;상기 반도체층을 상기 제1 기판에서 분리하는 단계;상기 반도체층을 상기 제2 기판에 접합하는 단계; 및상기 스탬프를 분리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 8 |
8
제7 항에 있어서, 상기 반도체층을 상기 제2 기판에 접합하는 단계는,상기 제2 기판의 일면에 접착층을 형성하는 단계;상기 접착층과 상기 반도체층을 접합하는 단계; 및상기 접착층을 경화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 9 |
9
제8 항에 있어서,상기 접착층은 투명한 고분자 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 10 |
10
제1 항에 있어서, 상기 소스 전극과 드레인 전극을 형성하는 단계 이전에,상기 제1 절연층과 상기 게이트 전극 상에 제2 절연층을 형성하는 단계;상기 제1 도핑 영역과 상기 제2 도핑 영역 각각에 대응하는 제1 절연층과 제2 절연층을 식각하여 제1 컨택홀과 제2 컨택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 11 |
11
제10 항에 있어서,상기 소스 전극과 상기 드레인 전극 각각은 상기 제1 컨택홀과 상기 제2 컨택홀을 통해 상기 제1 도핑 영역과 상기 제2 도핑 영역에 연결되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
| 12 |
12
기판;상기 기판 상에 구비되는 접착층;제1 도핑 영역과 제2 도핑 영역 및 채널 영역을 구비하여 상기 접착층 상에 배치되는 반도체층;상기 반도체층 상에 배치되는 제1 절연층;상기 제1 절연층 상에 상기 채널 영역과 중첩하여 배치되는 게이트 전극;상기 제1 절연층과 상기 게이트 전극 상에 배치되는 제2 절연층;상기 제2 절연층 상에 배치되고, 상기 제1 도핑 영역과 전기적으로 연결되는 소스 전극; 및상기 소스 전극과 이격하여 상기 제2 절연층 상에 배치되고, 상기 제2 도핑 영역에 전기적으로 연결되는 드레인 전극을 포함하며,상기 채널 영역은 상기 제1 도핑 영역과 상기 제2 도핑 영역 사이에 위치하며, 상기 제1 도핑 영역과 상기 제2 도핑 영역보다 높은 광 투과도를 갖는 박막 트랜지스터 기판
|
| 13 |
13
제12 항에 있어서,상기 기판과 상기 접착층은 투명한 고분자 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터 기판
|
| 14 |
14
제12 항에 있어서,상기 채널 영역은 상기 제1 도핑 영역과 상기 제2 도핑 영역 중 어느 하나의 두께보다 작은 두께를 갖는 박막 트랜지스터 기판
|
| 15 |
15
제14 항에 있어서,상기 채널 영역은 100nm 이하의 두께를 갖는 것을 특징으로 하는 박막 트랜지스터 기판
|
