| 1 |
1
제 1 기판에 제 1 방향으로 연장된 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역사이의 채널 영역을 형성하는 단계;상기 제 1 기판에 상기 제 1 방향과 교차되는 제 2 방향으로 연장된 트렌치들을 형성하여, 상기 트렌치들사이의 활성 층을 정의하는 단계;상기 트렌치들 내부의 상기 제 1 기판을 비등방성 식각공정으로 식각하여 상기 트렌치들 사이의 상기 활성 층을 상기 제 1 기판으로부터 분리하는 단계;상기 활성 층을 제 2 기판 상에 접합하는 단계; 및상기 활성 층의 상기 채널 영역 상에 게이트 전극을 상기 제 1 방향으로 형성하는 단계를 포함하는 전이 박막트랜지스터의 제조방법
|
| 2 |
2
제 1 항에 있어서, 상기 제 1 기판은 (100)면을 갖는 실리콘 웨이퍼를 포함하는 전이 박막트랜지스터의 제조방법
|
| 3 |
3
제 2 항에 있어서, 상기 트렌치들은 V자형이고, 상기 V자형 트렌치들의 경사면은 (111)면 및 (1-11)면으로 형성되는 전이박막트랜지스터의 제조방법
|
| 4 |
4
제 3 항에 있어서, 상기 트렌치들은 습식식각방법으로 형성되는 전이 박막트랜지스터의 제조방법
|
| 5 |
5
제 4 항에 있어서, 상기 습식식각방법은 테트라메틸 암모늄 수산화물을 식각용액으로 사용하는 전이 박막트랜지스터의 제조방법
|
| 6 |
6
제 2 항에 있어서, 상기 활성 층을 분리하는 단계는, 상기 트렌치들 사이의 상기 활성 층 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 상기 비등방성 식각공정으로 인접하는 상기 트렌치들이 서로 만날 때까지 상기 트렌치들 내부의 상기 제 1 기판을 제거하는 단계를 포함하는 전이 박막트랜지스터의 제조방법
|
| 7 |
7
제 6 항에 있어서, 상기 비등방성 식각공정은 건식식각방법을 포함하는 전이 박막트랜지스터의 제조방법
|
| 8 |
8
제 7 항에 있어서, 상기 건식식각방법은 상기 제 1 기판의 식각가스로 SF6를 사용하는 반응성 이온 식각을 포함하는 전이 박막트랜지스터의 제조방법
|
| 9 |
9
제 6 항에 있어서, 상기 포토레지스트 패턴은 상기 활성 층의 상부에서 상기 트렌치들의 내부로 연장되는 갓(shade)을 갖도록 형성된 것을 특징으로 하는 전이 박막트랜지스터의 제조방법
|
| 10 |
10
제 9 항에 있어서, 상기 갓은 상기 활성 층 상에 형성되는 상기 포토레지스 패턴을 리플로우시켜 형성되는 전이 박막트랜지스터의 제조방법
|
| 11 |
11
제 6 항에 있어서, 상기 활성 층을 분리하는 단계는, 상기 트렌치들 내부의 제 1 기판을 제거한 후 상기 포토레지스트 패턴 상에 스탬프를 접합하는 단계와, 상기 스탬프에 접합되는 상기 포토레지스트 패턴 및 상기 활성 층을 상기 제 1 기판으로부터 분리하는 단계를 더 포함하는 전이 박막트랜지스터의 제조방법
|
| 12 |
12
제 1 항에 있어서, 상기 소스 영역 및 상기 드레인 영역을 형성한 후 상기 제 1 기판을 500도 이상으로 열처리하는 단계를 더 포함하는 전이 박막트랜지스터의 제조방법
|
| 13 |
13
기판;상기 기판 상에 형성된 접착제 층;상기 접착제 층에 매몰되는 복수개의 경사면을 갖는 역삼각형 모양으로 형성되고, 소스 영역 및 드레인 영역을 포함하는 활성 층;상기 활성 층에 형성된 소스/드레인 불순물 영역들; 및상기 소스 영역 및 드레인 영역사이의 채널 영역상에 형성된 게이트 전극을 포함하는 전이 박막트랜지스터
|
| 14 |
14
제 13 항에 있어서, 상기 활성 층의 상부면은 (100)면의 평탄면을 갖는 전이 박막트랜지스터
|
| 15 |
15
제 13 항에 있어서, 상기 활성 층의 상기 경사면은 (111)면 및 (1-11)면을 갖는 전이 박막트랜지스터
|
