| 1 |
1
제1 도전형을 갖는 반도체층, 상기 제1 도전형과 다른 제2 도전형을 갖는 바디 영역, 및 상기 제1 도전형을 갖는 소스 영역이 순차적으로 적층되는 반도체 기판;상기 반도체층, 상기 바디 영역, 및 상기 소스 영역을 관통하도록 배치되는 필라부;상기 반도체층 내에 상기 필라부와 이격되는 필드 플레이트 전극;상기 반도체층, 상기 바디 영역, 및 상기 소스 영역 내에 상기 필드 플레이트 전극 상에 배치되는 게이트 패턴, 상기 필드 플레이트 전극은 상기 게이트 패턴의 하단과 직접 연결되는 것;상기 반도체층과 상기 필드 플레이트 전극 사이에 배치되는 필드 플레이트 유전막; 및상기 반도체 기판과 상기 게이트 패턴의 측벽 사이에 배치되고, 상기 필드 플레이트 유전막보다 얇은 두께를 갖는 게이트 유전 패턴을 포함하는 반도체 소자
|
| 2 |
2
제1항에 있어서,상기 게이트 유전 패턴은 상기 게이트 패턴의 양 측벽들으로부터 동일한 두께를 갖는 반도체 소자
|
| 3 |
3
제1항에 있어서,상기 필라부는 도전 물질 또는 유전 물질을 포함하는 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 필라부는 매립 유전 패턴 및 상기 매립 유전 패턴과 상기 반도체 기판 사이의 에피택시얼 패턴을 포함하는 반도체 소자
|
| 5 |
5
제1항에 있어서,상기 필라부는 폴리 실리콘 패턴 및 상기 폴리 실리콘 패턴과 상기 반도체 기판 사이의 절연 패턴을 포함하고,폴리 실리콘 패턴에 전기적으로 연결되는 콘택을 더 포함하는 반도체 소자
|
| 6 |
6
제5항에 있어서,상기 필라부는 절연 패턴과 상기 반도체 기판 사이에 배치되고, 상기 제2 도전형을 갖는 도핑 영역을 포함하는 반도체 소자
|
| 7 |
7
반도체 기판 내에 제1 트렌치를 형성하는 것;상기 반도체 기판 내에 상기 제1 트렌치와 연통되는 제2 트렌치를 형성하는 것;상기 제2 트렌치의 측벽 및 바닥면상에 필드 플레이트 유전막을 형성하는 것;상기 제1 트렌치의 측벽상에 상기 필드 플레이트 유전막보다 얇은 두께를 갖는 게이트 유전 패턴을 형성하는 것; 상기 반도체 기판 상에 상기 제1 트렌치 및 상기 제2 트렌치를 모두 채우는 도전막을 형성하는 것; 및상기 도전막을 상기 반도체 기판의 상부면이 노출될 때까지 식각하는 것을 포함하되, 상기 도전막을 식각하는 것에 의해서 상기 제1 트렌치 내에 배치되는 게이트 패턴 및 상기 제2 트렌치 내에 배치되는 필드 플레이트 전극이 형성되는 반도체 소자의 형성 방법
|
| 8 |
8
제7항에 있어서,상기 제2 트렌치를 형성하는 것은,상기 제1 트렌치의 측벽에 마스크 스페이서를 형성하는 것; 및상기 마스크 스페이서로부터 노출되는 반도체 기판을 식각하는 것을 포함하는 반도체 소자의 형성 방법
|
| 9 |
9
제7항에 있어서,상기 반도체 기판 내에 상기 제1 및 제2 트렌치들과 이격된 리세스 영역을 형성하는 것; 및상기 리세스 영역내에 필라부를 형성하는 것을 더 포함하는 반도체 소자의 형성 방법
|
| 10 |
10
제9항에 있어서,상기 필라부를 형성하는 것은,상기 리세스 영역내에 에피택시얼막을 형성하는 것을 포함하는 반도체 소자의 형성 방법
|
| 11 |
11
제10항에 있어서,상기 에피택시얼막은 상기 리세스 영역의 일부를 채우도록 형성되고,상기 필라부를 형성하는 것은,상기 리세스 영역내에 에피택시얼막을 형성한 후에 상기 반도체 기판상에 상기 리세스 영역을 채우는 매립 유전 패턴을 형성하는 것을 더 포함하는 반도체 소자의 형성 방법
|
| 12 |
12
제10항에 있어서,상기 반도체 기판은 제1 도전형 도펀트로 도핑된 것이고,상기 에피택시얼막은 제2 도전형 도펀트로 도핑된 것인 반도체 소자의 형성 방법
|
| 13 |
13
제9항에 있어서,상기 필라부를 형성하는 것은,상기 리세스 역역내에 필드 유전 패턴을 형성하는 것을 포함하는 반도체 소자의 형성 방법
|
| 14 |
14
제9항에 있어서,상기 필라부를 형성하는 것은,상기 반도체 기판상에 상기 리세스 영역의 일부를 채우는 필드 유전막을 형성하는 것;상기 반도체 기판상에 상기 리세스 영역을 채우는 폴리실리콘막을 형성하는 것; 및상기 반도체 기판의 상부면이 노출될 때까지 상기 폴리실리콘막 및 상기 필드 유전막을 식각하는 것을 포함하는 반도체 소자의 형성 방법
|
| 15 |
15
제14항에 있어서,상기 필라부를 형성하는 것은,상기 필드 유전막을 형성하기 전에,상기 리세스 영역의 측벽 및 바닥면상에 도펀트 함유막을 형성하는 것; 상기 도펀트 함유막 내의 도펀트를 상기 반도체 기판 내로 확산시켜 도핑 영역을 형성하는 것; 및상기 도펀트 함유막을 제거하는 것을 더 포함하는 반도체 소자의 형성 방법
|
| 16 |
16
제15항에 있어서,상기 반도체 기판은 제1 도전형 도펀트를 포함하고,상기 도핑 영역은 제2 도전형 도펀트를 포함하는 반도체 소자의 형성 방법
|
| 17 |
17
제7항에 있어서,상기 제1 트렌치의 양측의 상기 반도체 기판의 상단 내에 바디 영역을 형성하는 것;상기 바디 영역의 상단 내에 소스 영역을 형성하는 것; 및상기 반도체 기판의 하단에 드레인 영역을 형성하는 것을 더 포함하는 반도체 소자의 형성 방법
|
| 18 |
18
제17항에 있어서,상기 반도체 기판은 제1 도전형 도펀트로 도핑된 것이고,상기 바디 영역을 형성하는 것은,상기 제1 트렌치의 양측의 상기 반도체 기판의 상단에 제2 도전형 도펀트를 주입하는 것을 포함하고,상기 소스 영역을 형성하는 것은,상기 바디 영역의 상단에 상기 제1 도전형 도펀트를 주입하는 것을 포함하고,상기 드레인 영역을 형성하는 것은,상기 반도체 기판의 하부면에 상기 제1 도전형 도펀트를 주입하는 것을 포함하는 반도체 소자의 형성 방법
|
| 19 |
19
제7항에 있어서,상기 필드 플레이트 유전막을 형성하는 것은,열산화 공정에 의해서 상기 제2 트렌치의 측벽 및 바닥면을 선택적으로 유전막을 형성하는 것을 포함하는 반도체 소자의 형성 방법
|
| 20 |
20
제7항에 있어서,상기 반도체 기판은 벌크 기판 및 반도체층을 포함하고,상기 제2 트렌치를 형성하는 것은,상기 제1 트렌치의 하단에 노출된 상기 반도체층을 식각하여 상기 벌크 기판의 일부를 노출시키는 것을 포함하는 반도체 소자의 형성 방법
|
