맞춤기술찾기

이전대상기술

트랜지스터 제조방법

  • 기술번호 : KST2015090719
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일 실시예에 따른 트랜지스터 제조방법은 기판에 제1 매립층을 형성하는 것, 기판에 제2 매립층을 형성하는 것, 상기 제1 및 상기 제2 매립층 상에 제1 에피텍셜층과 제2 에피텍셜층을 차례로 적층하는 것, 상기 제2 에피텍셜 층 상에 셀층을 형성하는 것, 상기 기판의 후면을 연마하여 제1 매립층 및 제2 매립층을 노출시키는 것, 및 상기 노출된 제1 매립층 및 제2 매립층의 후면에 금속층을 형성하는 것을 포함할 수 있다. 트랜지스터의 제조공정이 감소화됨에 따라, 웨이퍼 파손이 방지될 수 있다. 또한 제1 매몰층 및 제2 매몰층은 사전 열처리 공정을 통하여, 고가의 열처리 장비 없이도 활성화될 수 있다.
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/7397(2013.01) H01L 29/7397(2013.01)
출원번호/일자 1020120086800 (2012.08.08)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2014-0020444 (2014.02.19) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 구진근 대한민국 대전 유성구
2 원종일 대한민국 서울 양천구
3 나경일 대한민국 대전 유성구
4 이진호 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.08.08 수리 (Accepted) 1-1-2012-0634584-96
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2015.01.13 수리 (Accepted) 1-1-2015-0033916-80
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판에 제1 매립층 및 제2 매립층을 형성하는 것;상기 기판 상에 제1 에피텍셜층과 제2 에피텍셜층을 차례로 적층하는 것; 상기 제2 에피텍셜층 내에 베이스 접합, 에미터 접합, 게이트 전극, 게이트 전극 산화막, 소스접합, 필드산화막, 층간절연막, 및 금속전극을 포함하는 셀층을 형성하는 것;상기 기판의 후면을 연마하여 제1 매립층 및 제2 매립층을 노출시키는 것; 및상기 노출된 제1 매립층 및 제2 매립층에 접하도록 금속층을 형성하는 것을 포함하는 트랜지스터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.