요약 | 본 발명의 일 실시예에 따른 트랜지스터 제조방법은 기판에 제1 매립층을 형성하는 것, 기판에 제2 매립층을 형성하는 것, 상기 제1 및 상기 제2 매립층 상에 제1 에피텍셜층과 제2 에피텍셜층을 차례로 적층하는 것, 상기 제2 에피텍셜 층 상에 셀층을 형성하는 것, 상기 기판의 후면을 연마하여 제1 매립층 및 제2 매립층을 노출시키는 것, 및 상기 노출된 제1 매립층 및 제2 매립층의 후면에 금속층을 형성하는 것을 포함할 수 있다. 트랜지스터의 제조공정이 감소화됨에 따라, 웨이퍼 파손이 방지될 수 있다. 또한 제1 매몰층 및 제2 매몰층은 사전 열처리 공정을 통하여, 고가의 열처리 장비 없이도 활성화될 수 있다. |
---|---|
Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
CPC | H01L 29/7397(2013.01) H01L 29/7397(2013.01) |
출원번호/일자 | 1020120086800 (2012.08.08) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | |
공개번호/일자 | 10-2014-0020444 (2014.02.19) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 공개 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | N |
심사청구항수 | 1 |