| 1 |
1
기판; 상기 기판 상에 제공되며, 상기 기판과 수직한 일 측면 및 상기 일 측면과 대향되는 타 측면을 가지는 반도체층; 상기 기판을 따라 연장되며, 상기 반도체층의 제1 단부와 접촉하는 제1 전극;상기 기판을 따라 연장되며, 상기 반도체층의 제2 단부와 접촉하는 제2 전극; 상기 제1 전극 상에 배치되고, 상기 제1 전극과 전기적으로 연결되고, 상기 제2 전극과 이격되는 도전라인; 상기 반도체층 상에 제공되는 게이트 전극; 상기 반도체층 및 상기 게이트 전극 사이에 개재된 게이트 절연막; 그리고상기 반도체층 상에 제공되어, 상기 게이트 전극을 덮는 층간 절연막을 포함하되,상기 층간 절연막은 상기 반도체층의 상기 제1 단부 및 상기 제2 단부와 수직적으로 중첩되지 않고, 상기 도전라인은 상기 층간 절연막과 이격되며, 접촉하지 않고, 상기 도전라인은 상기 제2 전극과 수직적으로 중첩되지 않고, 상기 반도체층, 상기 제1 전극 및 상기 제2 전극은 공면을 가지는 트랜지스터
|
| 2 |
2
제 1항에 있어서, 상기 반도체층의 하면은 상기 제1 전극의 최하면 및 상기 제2 전극의 최하면과 동일한 레벨을 가지는 트랜지스터
|
| 3 |
3
제 1항에 있어서, 상기 제1 전극은 상기 제2 전극과 대향되는 위치에 배치되며, 상기 제2 전극과 대칭되는 형상을 가지는 트랜지스터
|
| 4 |
4
제 1항에 있어서, 상기 제1 전극은 상기 제2 전극과 동일한 물질을 포함하는 트랜지스터
|
| 5 |
5
삭제
|
| 6 |
6
제 1항에 있어서, 상기 제1 전극은 상기 도전라인보다 상기 층간 절연막에 인접하여 배치되는 트랜지스터
|
| 7 |
7
제 1항에 있어서, 상기 반도체층은 소스 영역, 드레인 영역, 및 채널 영역을 포함하되, 상기 소스 영역 및 상기 드레인 영역 중에서 어느 하나는 상기 일 측면으로부터 연장되고, 다른 하나는 상기 타 측면으로부터 연장되며, 상기 채널 영역은 상기 소스 영역 및 상기 드레인 영역 사이에 개재되는 트랜지스터
|
| 8 |
8
제 1항에 있어서, 상기 도전라인, 상기 제1 전극, 상기 제2 전극, 및 상기 게이트 전극을 덮는 패시베이션층을 더 포함하는 트랜지스터
|
| 9 |
9
반도체층을 포함하는 기판을 제공하는 것; 상기 반도체층의 코어에 대응되는 위치에 게이트 절연막 및 게이트 전극을 형성하는 것;상기 게이트 전극을 덮되, 상기 반도체층의 양 측면을 노출시키는 층간절연막을 형성하는 것; 상기 기판을 따라 연장되며, 상기 반도체층의 양 측면과 접촉하는 전극층을 형성하는 것; 상기 전극층을 덮는 도전층을 형성하는 것; 상기 전극층을 패터닝하여, 제1 전극 및 상기 제1 전극과 이격된 제2 전극을 형성하는 것; 그리고상기 제2 전극 상의 도전층을 제거하여, 상기 제1 전극 상에 도전라인을 형성하는 것을 포함하되, 상기 제1 전극은 상기 반도체층의 일 측면과 접촉하며, 상기 제2 전극은 상기 반도체층의 타 측면과 접촉하고, 상기 반도체층 및 상기 제1 전극과 공면을 가지는 트랜지스터 제조방법
|
| 10 |
10
제 9항에 있어서, 상기 전극층의 하면은 상기 반도체층의 하면과 동일한 레벨을 가지는 트랜지스터 제조방법
|
| 11 |
11
제 9항에 있어서, 상기 제1 전극은 상기 제2 전극과 대칭되는 형상을 가지는 트랜지스터 제조방법
|
| 12 |
12
제 9항에 있어서, 상기 전극층을 패터닝하는 것은:상기 게이트 전극에 대응되는 위치 상에 제공된 상기 전극층을 제거하는 것을 포함하는 트랜지스터 제조방법
|
| 13 |
13
제 9항에 있어서, 상기 층간절연막을 형성하는 것은: 상기 기판, 상기 반도체층, 및 상기 게이트 전극을 덮는 절연막을 형성하는 것; 상기 절연막을 열처리하여, 상기 반도체층에 채널 영역, 소스 영역, 및 드레인 영역을 형성하는 것; 그리고상기 절연막의 일부를 제거하여 상기 소스 영역 및 상기 드레인 영역을 노출시키는 것을 포함하되, 상기 드레인 영역 및 상기 드레인 영역 중에서 어느 하나는 상기 반도체층의 일 측면으로부터 연장되며, 다른 하나는 상기 반도체층의 타 측면으로부터 연장되고, 상기 채널 영역은 상기 소스 영역 및 상기 드레인 영역 사이에 개재되는 트랜지스터 제조방법
|
| 14 |
14
제 9항에 있어서, 상기 도전라인, 상기 층간절연막, 및 상기 제2 전극을 덮는 패시베이션층을 형성하는 것; 그리고상기 패시베이션층을 관통하는 오프닝을 형성하여, 상기 도전라인의 일부를 노출시키는 것을 더 포함하는 트랜지스터 제조방법
|
| 15 |
15
제 1항에 있어서, 상기 제1 전극은 투명 전도성 산화물을 포함하고, 상기 제2 전극은 투명 전도성 산화물을 포함하고, 상기 도전라인은 구리(Cu), 은(Ag), 몰리브덴, 알루미늄, 또는 이들의 합금을 포함하는 트랜지스터
|
