맞춤기술찾기

이전대상기술

반도체 소자의 제조방법 및 이를 통해 제조된 반도체 소자

  • 기술번호 : KST2015095674
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 제조공정을 단순화시키면서, 소스 및 드레인 영역의 결함을 원천적으로 방지할 수 있는 반도체 소자의 제조방법 및 이를 통해 제조된 반도체 소자를 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 후속 공정을 통해 형성될 금속막과 반응하지 않는 전도성 화합물을 형성하는 단계와, 상기 전도성 화합물과 상기 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함하는 상기 기판 상부에 상기 금속막을 형성하는 단계와, 상기 금속막과 상기 기판에 함유된 실리콘을 반응시켜 상기 게이트 전극의 양측으로 노출되는 상기 기판에 금속 실리사이드막으로 이루어진 소스 및 드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.반도체 소자, 실리사이드, 스페이서, 게이트, 소스, 드레인, 전도성 화합물
Int. CL H01L 21/24 (2006.01) H01L 29/78 (2006.01)
CPC H01L 21/28088(2013.01) H01L 21/28088(2013.01) H01L 21/28088(2013.01) H01L 21/28088(2013.01)
출원번호/일자 1020060118985 (2006.11.29)
출원인 한국전자통신연구원
등록번호/일자 10-0789922-0000 (2007.12.21)
공개번호/일자
공고번호/일자 (20080102) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.11.29)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최철종 대한민국 대전 유성구
2 장문규 대한민국 대전 유성구
3 김약연 대한민국 대전 중구
4 김태엽 대한민국 서울 은평구
5 전명심 대한민국 대전 유성구
6 이성재 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.11.29 수리 (Accepted) 1-1-2006-0884566-18
2 선행기술조사의뢰서
Request for Prior Art Search
2007.07.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2007.08.14 수리 (Accepted) 9-1-2007-0049460-68
4 등록결정서
Decision to grant
2007.12.05 발송처리완료 (Completion of Transmission) 9-5-2007-0659724-06
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 후속 공정을 통해 형성될 금속막과 반응하지 않는 전도성 화합물을 형성하는 단계;상기 전도성 화합물과 상기 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함하는 상기 기판 상부에 상기 금속막을 형성하는 단계; 및상기 금속막과 상기 기판에 함유된 실리콘을 반응시켜 상기 게이트 전극의 양측으로 노출되는 상기 기판에 금속 실리사이드막으로 이루어진 소스 및 드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법
2 2
기판 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 후속 공정을 통해 형성될 금속막과 반응하지 않는 전도성 화합물을 형성하는 단계;상기 전도성 화합물과 상기 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계;상기 게이트 전극의 양측으로 노출되는 상기 기판 내에 소스 및 드레인 영역을 형성하는 단계;상기 소스 및 드레인 영역을 포함하는 상기 기판 상부에 상기 금속막을 형성하는 단계; 및상기 금속막과 상기 소스 및 드레인 영역에 함유된 실리콘을 반응시켜 금속 실리사이드막을 형성하는 단계를 포함하는 반도체 소자의 제조방법
3 3
제 1 항 또는 제 2 항에 있어서, 상기 금속 실리사이드막을 형성하는 단계 후 상기 금속막 중 상기 실리콘과 미반응되어 잔류된 상기 금속막을 제거하는 단계를 더 포함하는 반도체 소자의 제조방법
4 4
제 1 항 또는 제 2 항에 있어서, 상기 기판은 단결정 실리콘, 다결정 실리콘, 비결정 실리콘, SixGe1-x(0<x<1), SixN1-x(0<x<1) 및 SiC로 이루어진 군에서 선택된 어느 하나인 반도체 소자의 제조방법
5 5
제 1 항 또는 제 2 항에 있어서, 상기 전도성 화합물은 산화아연, 산화주석, 산화인듐주석 및 갈륨질화물 중 선택된 어느 하나인 반도체 소자의 제조방법
6 6
제 1 항 또는 제 2 항에 있어서, 상기 전도성 화합물은 스퍼터링, 전자빔 증착기, 화학적 기상 증착, 물리적 기상 증착, 금속 유기 화학적 기상 증착 및 분자빔 에피택시 중 선택된 어느 하나의 방법으로 형성하는 반도체 소자의 제조방법
7 7
제 1 항 또는 제 2 항에 있어서, 상기 금속막은 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs 및 이들의 합금으로 이루어진 군에서 선택된 적어도 어느 하나인 반도체 소자의 제조방법
8 8
제 1 항 또는 제 2 항에 있어서, 상기 금속막은 질소 또는 산소와 결합된 화합물 중 선택된 어느 하나로 이루어진 반도체 소자의 제조방법
9 9
제 1 항 또는 제 2 항에 있어서, 상기 금속 실리사이드막은 열처리 공정을 실시하여 형성하는 반도체 소자의 제조방법
10 10
기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성되고, 금속막과 반응하지 않는 전도성 화합물로 이루어진 게이트 전극; 및상기 게이트 전극의 양측으로 노출된 상기 기판 내에 형성되고, 상기 금속막과 실리콘이 반응하여 형성된 금속 실리사이드막으로 이루어진 소스 및 드레인 영역을 포함하는 반도체 소자
11 11
기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성되고, 금속막과 반응하지 않는 전도성 화합물로 이루어진 게이트 전극; 상기 게이트 전극의 양측으로 노출된 상기 기판 내에 형성된 소스 및 드레인 영역; 및상기 금속막과 상기 소스 및 드레인 영역에 함유된 일부의 실리콘이 반응하여 상기 소스 및 드레인 영역 상에 형성된 금속 실리사이드막을 포함하는 반도체 소자
12 12
제 10 항 또는 제 11 항에 있어서, 상기 기판은 단결정 실리콘, 다결정 실리콘, 비결정 실리콘, SixGe1-x(0<x<1), SixN1-x(0<x<1) 및 SiC로 이루어진 군에서 선택된 어느 하나인 반도체 소자
13 13
제 10 항 또는 제 11 항에 있어서, 상기 전도성 화합물은 산화아연, 산화주석, 산화인듐주석 및 갈륨질화물 중 선택된 어느 하나인 반도체 소자
14 14
제 10 항 또는 제 11 항에 있어서, 상기 금속막은 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs 및 이들의 합금으로 이루어진 군에서 선택된 적어도 어느 하나인 반도체 소자
15 15
제 10 항 또는 제 11 항에 있어서, 상기 금속막은 질소 또는 산소와 결합된 화합물 중 선택된 어느 하나로 이루어진 반도체 소자
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US20080124854 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2008124854 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.