1 |
1
기판 상부에 형성되며 결정성 박막 형성이 용이한 산화막 또는 질화막으로 이루어진 버퍼층;
상기 버퍼층 상부에 형성된 소스 및 드레인;
상기 소스와 드레인 사이에 형성되며 p-type의 경우 구리 산화물 계열이 포함된 물질 또는 ZnO 계열의 물질로 이루어진 채널층;
상기 채널층 상부에 형성된 하드 마스크층;
상기 소스 및 드레인 상부에 형성된 투명 전극; 및
상기 투명 전극 상부에 형성된 게이트를 포함하는 것을 특징으로 하는 투명 전자 소자
|
2 |
2
제 1항에 있어서,
상기 채널층은 n-type의 경우 실리콘으로 이루어지는 것을 특징으로 하는 투명 전자 소자
|
3 |
3
제 1항에 있어서,
상기 채널층은 n-type 채널 또는 p-type 채널인 것을 특징으로 하는 투명 전자 소자
|
4 |
4
제 1항에 있어서,
상기 하드 마스크층은 질화막 또는 산화막으로 이루어지는 것을 특징으로 하는 투명 전자 소자
|
5 |
5
제 1항에 있어서,
상기 하드 마스크층은 상기 채널층을 보호하면서 식각 공정에서 식각 마스크로 이용되는 것을 특징으로 하는 투명 전자 소자
|
6 |
6
제 1항에 있어서,
상기 소스 및 드레인은 슬로프 패턴을 갖는 것을 특징으로 하는 투명 전자 소자
|
7 |
7
제 1항에 있어서, 상기 투명 전극은 ITO(Indium-Tin-Oxide)로 이루어지는 것을 특징으로 하는 투명 전자 소자
|
8 |
8
제 1항에 있어서,
상기 투명 전극과 상기 게이트 사이에 산화막 또는 질화막으로 이루어진 게이트 절연층이 형성되는 것을 특징으로 하는 투명 전자 소자
|
9 |
9
(a) 기판 상부에, 결정성 박막 형성이 용이한 산화막 또는 질화막으로 이루어진 버퍼층과, p-type 채널의 경우 구리 산화물 계열이 포함된 물질 또는 ZnO 계열의 물질로 이루어진 채널층과, 하드 마스크층을 순차적으로 형성하는 단계;
(b) 상기 하드 마스크층 상부에 채널 영역에 대응하는 포토 레지스트 패턴을 형성한 후 상기 포토 레지스트 패턴을 이용하여 상기 하드 마스크층을 패터닝하는 단계;
(c) 상기 패터닝된 하드 마스크층을 이용하여 이온 밀링(ion-milling)에 의해 상기 채널층 및 버퍼층을 식각하는 단계;
(d) 상기 이온 밀링에 의해 노출된 채널층의 양단을 도핑하여 소스 및 드레인을 형성하는 단계;
(e) 상기 소스 및 드레인이 형성된 기판 상부에 투명 전극을 형성하는 단계; 및
(f) 상기 투명 전극 상부에 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
10 |
10
제 9항에 있어서, 상기 (a) 단계에서,
결정성 박막 형성이 용이한 산화막 또는 질화막을 이용하여 10 내지 100nm의 두께를 갖는 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
11 |
11
제 9항에 있어서, 상기 (a) 단계에서,
n-type 채널의 경우 실리콘을 이용하여 10 내지 150nm의 두께를 갖는 채널층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
12 |
12
제 9항에 있어서, 상기 (a) 단계에서,
p-type 채널의 경우 구리 산화물 계열이 포함된 물질 또는 ZnO 계열의 물질을 이용하여 10 내지 150nm의 두께를 갖는 채널층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
13 |
13
제 9항에 있어서, 상기 (a) 단계에서,
질화막 또는 산화막을 이용하여 100 내지 200nm의 두께를 갖는 하드 마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
14 |
14
제 9항에 있어서, 상기 (d) 단계에서,
상기 이온 밀링에 의해 슬로프 패턴을 갖는 상기 채널층의 양단에 소스 및 드레인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
15 |
15
제 9항에 있어서, 상기 (e) 단계에서,
상기 소스 및 드레인이 형성된 기판 상부에 ITO(Indium-Tin-Oxide)를 이용하여 투명 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|
16 |
16
제 9항에 있어서, 상기 (f) 단계에서,
상기 투명 전극 상부에 산화막 또는 질화막으로 이루어진 게이트 절연층을 형성하는 제1 단계; 및
상기 게이트 절연층 상부에 금속, 실리사이드 또는 도핑된 실리콘으로 이루어진 게이트를 형성하는 제2 단계를 더 포함하는 것을 특징으로 하는 투명 전자 소자의 제조 방법
|