맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

유기 박막 트랜지스터 및 그 형성방법

  • 기술번호 : KST2015099972
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 유기 박막 트랜지스터 및 그 형성방법이 제공된다. 유기 박막 트랜지스터의 형성방법은 기판 상에 게이트 전극을 형성하는 것, 기판 상에 게이트 전극을 덮으며 그 상부에 리세스 영역를 가지는 게이트 절연막을 형성하는 것, 리세스 영역 내에 소오스 전극 및 드레인 전극을 형성하는 것, 그리고 소오스 전극 및 드레인 전극 사이의 리세스 영역 내에 유기 반도체층을 형성하는 것을 포함하고, 상기 소오스 전극, 상기 드레인 전극, 상기 유기 반도체층 및 상기 게이트 전극을 형성하는 것은 상기 소오스 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 일 측면과 정렬되고, 상기 드레인 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 타 측면에 정렬되는 것을 포함한다.
Int. CL H01L 51/40 (2006.01) H01L 29/786 (2006.01)
CPC H01L 51/105(2013.01) H01L 51/105(2013.01) H01L 51/105(2013.01) H01L 51/105(2013.01) H01L 51/105(2013.01)
출원번호/일자 1020100015052 (2010.02.19)
출원인 한국전자통신연구원
등록번호/일자 10-1309263-0000 (2013.09.10)
공개번호/일자 10-2011-0095530 (2011.08.25) 문서열기
공고번호/일자 (20130917) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.02.19)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김강대 대한민국 대전광역시 유성구
2 유인규 대한민국 대전광역시 유성구
3 구재본 대한민국 대전광역시 유성구
4 양용석 대한민국 대전광역시 유성구
5 강승열 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.02.19 수리 (Accepted) 1-1-2010-0109627-11
2 의견제출통지서
Notification of reason for refusal		 2013.04.15 발송처리완료 (Completion of Transmission) 9-5-2013-0254832-93
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.06.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0512573-01
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2013.06.10 수리 (Accepted) 1-1-2013-0512577-83
5 등록결정서
Decision to grant		 2013.09.03 발송처리완료 (Completion of Transmission) 9-5-2013-0619165-53
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 게이트 전극을 형성하는 것;상기 기판 상에, 상기 게이트 전극을 덮으며, 그 상부(upper portion)에 리세스 영역를 가지는 게이트 절연막을 형성하는 것;상기 리세스 영역 내에 소오스 전극 및 드레인 전극을 형성하는 것; 그리고상기 소오스 전극 및 상기 드레인 전극 사이의 상기 리세스 영역 내에 유기 반도체층을 형성하는 것을 포함하고, 상기 소오스 전극, 상기 드레인 전극, 상기 유기 반도체층 및 상기 게이트 전극을 형성하는 것은,상기 소오스 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 일 측면과 정렬되고, 상기 드레인 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 타 측면에 정렬되는 것을 포함하는 유기 박막 트랜지스터의 형성방법
2 2
청구항 1에 있어서,상기 게이트 절연막을 형성하는 것은:상기 기판 상에 예비 게이트 절연막을 형성하는 것; 그리고볼록부를 가지는 몰드로 임프린팅 공정을 진행하여, 상기 예비 게이트 절연막의 상부(upper portion)에 상기 리세스 영역를 형성하는 것을 포함하는 유기 박막 트랜지스터의 형성방법
3 3
청구항 2에 있어서,상기 게이트 절연막을 형성하는 것은,상기 리세스 영역를 형성한 후, 상기 예비 게이트 절연막을 경화시키는 것을 더 포함하는 유기 박막 트랜지스터의 형성방법
4 4
청구항 2에 있어서,상기 게이트 절연막을 형성하는 것은:상기 게이트 전극과 상기 리세스 영역 사이에 제 1 게이트 절연막을 형성하는 것; 그리고상기 기판과 상기 리세스 영역 사이에 제 2 게이트 절연막을 형성하는 것을 포함하되,상기 제 1 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 얇고, 상기 예비 게이트 절연막의 두께는 상기 제 2 게이트 절연막의 두께보다 두꺼운 유기 박막 트랜지스터의 형성방법
5 5
청구항 2에 있어서,상기 예비 게이트 절연막은 유기 절연체로 형성되는 유기 박막 트랜지스터의 형성방법
6 6
청구항 1에 있어서,상기 소오스 전극 및 상기 드레인 전극을 형성하는 것은:상기 리세스 영역 내에 도전막을 형성하는 것; 그리고상기 게이트 전극의 양측에 형성된 도전막을 경화하는 것을 포함하는 유기 박막 트랜지스터의 형성방법
7 7
청구항 6에 있어서,상기 도전막을 경화하는 것은,상기 게이트 전극을 마스크로 이용하여, 상기 도전막에 노광 공정을 진행하는 것을 포함하는 유기 박막 트랜지스터의 형성방법
8 8
청구항 7에 있어서,상기 게이트 절연막은 자외선 투과가 가능한 절연성 물질로 형성되는 유기 박막 트랜지스터의 형성방법
9 9
청구항 6에 있어서,상기 소오스 전극 및 상기 드레인 전극은 상기 게이트 전극에 대하여 자기 정렬(self-align)되어 형성되는 유기 박막 트랜지스터의 형성방법
10 10
청구항 6에 있어서,상기 도전막은 전도성 잉크(ink)로 형성되는 유기 박막 트랜지스터의 형성방법
11 11
청구항 6에 있어서,상기 도전막은 잉크젯 프린팅(inkjet printing) 방법으로 형성되는 유기 박막 트랜지스터의 형성방법
12 12
청구항 6에 있어서,상기 소오스 전극 및 상기 드레인 전극을 형성하는 것은,상기 도전막을 경화한 후, 상기 소오스 전극과 상기 드레인 전극 사이의 상기 도전막을 제거하는 것을 더 포함하는 유기 박막 트랜지스터의 형성방법
13 13
청구항 1에 있어서,상기 유기 반도체층은 상기 소오스 전극 및 상기 드레인 전극에 자기 정렬(self-align)되어 형성되는 유기 박막 트랜지스터의 형성방법
14 14
청구항 1에 있어서,상기 유기 반도체층은 잉크젯 프린팅 방법으로 형성되는 유기 박막 트랜지스터의 형성방법
15 15
기판 상의 게이트 전극;상기 기판 상의, 상기 게이트 전극을 덮으며, 그 상부(upper portion)에 리세스 영역을 가지는 게이트 절연막;상기 리세스 영역 내에 배치되는 소오스 전극 및 드레인 전극; 및상기 소오스 전극 및 상기 드레인 전극 사이의 상기 리세스 영역 내에 배치되는 유기 반도체층을 포함하고,상기 소오스 전극, 상기 드레인 전극, 상기 유기 반도체층 및 상기 게이트 전극은 상기 소오스 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 일 측면과 정렬되고, 상기 드레인 전극이 상기 유기 반도체층과 접하는 일 측면은 상기 게이트 전극의 타 측면에 정렬된 유기 박막 트랜지스터
16 16
청구항 15에 있어서,상기 소오스 전극, 상기 드레인 전극 및 상기 유기 반도체층의 하부면들은 상기 기판의 상부면과 평행한 유기 박막 트랜지스터
17 17
청구항 15에 있어서,상기 게이트 절연막은:상기 게이트 전극과 상기 유기 반도체층 사이에 배치되는 제 1 게이트 절연막;상기 소오스 전극과 상기 기판 사이 및 상기 드레인 전극과 상기 기판 사이에 배치되는 제 2 게이트 절연막; 및상기 소오스 전극 및 상기 드레인 전극의 상부면과 동일한 높이의 상부면을 가지는 상기 기판 상의 제 3 게이트 절연막을 포함하는 유기 박막 트랜지스터
18 18
청구항 17에 있어서,상기 제 3 게이트 절연막의 두께는 상기 소오스 전극 또는 상기 드레인 전극의 두께, 상기 제 1 게이트 절연막의 두께 및 상기 게이트 전극의 두께의 합과 동일한 유기 박막 트랜지스터
19 19
청구항 15에 있어서,상기 소오스 전극 및 상기 드레인 전극은 상기 게이트 전극에 대하여 자기 정렬(self-align)되어 배치되는 유기 박막 트랜지스터
20 20
청구항 15에 있어서,상기 유기 반도체층은 상기 소오스 전극 및 상기 드레인 전극에 대하여 자기 정렬(self-align)되어 배치되는 유기 박막 트랜지스터
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN102163693 CN 중국 FAMILY
2 US08344366 US 미국 FAMILY
3 US20110204334 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN102163693 CN 중국 DOCDBFAMILY
2 US2011204334 US 미국 DOCDBFAMILY
3 US8344366 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.