| 1 |
1
기판 상의 게이트;
상기 게이트를 사이에 두고 상기 기판에서 양측으로 서로 이격 배치된 소스 및 드레인;
상기 기판에서 상기 게이트와 드레인 사이에 형성된 드리프트 영역; 및
상기 드리프트 영역에서 측 방향으로 배열되고, 산화막으로 채워진 복수개의 트렌치;를 포함하는 고전압 LDMOS 트랜지스터
|
| 2 |
2
제1항에 있어서,
상기 기판 상에서 상기 게이트와 드레인 사이에 형성된 필드 산화막을 더 포함하고,
상기 복수개의 트렌치는 상기 필드 산화막 아래에 배치되며, 상기 트렌치를 채우는 산화막의 상부는 상기 필드 산화막과 연결된 것을 특징으로 하는 고전압 LDMOS 트랜지스터
|
| 3 |
3
제2항에 있어서,
상기 필드 산화막은 LOCOS 필드 산화막인 것을 특징으로 하는 고전압 LDMOS 트랜지스터
|
| 4 |
4
제1항에 있어서,
상기 복수개의 트렌치 각각의 하부 및 측벽에는 상기 드리프트 영역의 도핑 타입과 반대형의 불순물이 확산된 내부 필드 링이 형성되어 있는 것을 특징으로 하는 고전압 LDMOS 트랜지스터
|
| 5 |
5
LDMOS 트랜지스터용 기판의 드리프트 영역에 상기 기판을 선택적으로 식각하여 측방향으로 배열된 복수개의 트렌치를 형성하는 단계; 및
산화 공정을 사용하여 상기 복수개의 트렌치를 산화막으로 채우는 단계;를 포함하는 고전압 LDMOS 트랜지스터의 제조 방법
|
| 6 |
6
제5항에 있어서,
상기 복수개의 트렌치를 산화막으로 채우는 단계 전에 상기 복수개의 트렌치 안으로 상기 드리프트 영역의 도핑 타입과 반대형의 불순물을 이온주입하는 단계를 더 포함하고, 상기 산화 공정에서 상기 이온주입된 불순물이 확산되어 상기 트렌치 하부와 측벽에 내부 필드 링이 형성되는 것을 특징으로 하는 고전압 LDMOS 트랜지스터의 제조 방법
|
| 7 |
7
제5항에 있어서,
상기 복수개의 트렌치를 산화막으로 채우는 단계 후에, 상기 드리프트 영역 상에 LOCOS 산화 공정을 사용하여 필드 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 고전압 LDMOS 트랜지스터의 제조 방법
|
