1 |
1
소스 및 드레인;상기 소스 및 드레인 사이에 형성된 채널층; 상기 채널층과 접하도록 형성된 광 흡수층; 및적어도 일부가 상기 광 흡수층에 매립되도록 형성된 제어전극을 포함하는 광 검출 소자
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
제 1 항에 있어서, 상기 광 흡수층은 상기 제어전극에 의해 이분할된 광 검출 소자
|
5 |
5
제 1 항에 있어서, 상기 광 흡수층은 상기 채널층과 나란한 방향으로 바(bar) 형태로 형성된 광 검출 소자
|
6 |
6
제 1 항에 있어서, 상기 광 흡수층은 상기 채널층과 나란한 방향으로 서로 분할된 복수 개의 섬(island) 형태로 형성된 광 검출 소자
|
7 |
7
제 1 항에 있어서, 상기 광 흡수층은 하나의 반도체 물질로 형성되거나, 복수 개의 반도체 물질이 적층된 다층 구조로 형성된 광 검출 소자
|
8 |
8
제 1 항에 있어서, 상기 광 흡수층은 상기 제어전극과 접촉되는 부위가 다른 부위에 비해 더 높은 농도로 도핑된 광 검출 소자
|
9 |
9
제 1 항에 있어서, 상기 광 흡수층을 둘러싸도록 형성된 전하 이탈 방지층을 더 포함하는 광 검출 소자
|
10 |
10
제 9 항에 있어서, 상기 전하 이탈 방지층은 절연막으로 형성된 광 검출 소자
|
11 |
11
제 1 항에 있어서, 상기 광 흡수층은 상기 채널층을 덮도록 형성된 광 검출 소자
|
12 |
12
제 11 항에 있어서, 상기 채널층을 둘러싸도록 형성된 전하 이탈 방지층을 더 포함하는 광 검출 소자
|
13 |
13
제 1 항에 있어서, 상기 광 흡수층은 반도체 물질로 형성된 광 검출 소자
|
14 |
14
제 13 항에 있어서, 상기 제어전극은 금속물질로 형성된 광 검출 소자
|
15 |
15
제 1 항에 있어서, 상기 광 흡수층은 상기 채널층과 서로 다른 밴드 갭 에너지를 갖는 물질로 형성된 광 검출 소자
|
16 |
16
소스 및 드레인;상기 소스 및 드레인 사이에 형성된 복수 개의 채널층;상기 채널층 사이에 형성된 복수 개의 광 흡수층;상기 광 흡수층 상부에 형성되거나 또는 적어도 일부가 상기 광 흡수층 내부에 매립되도록 형성된 복수 개의 제어전극;상기 복수 개의 제어전극과 공통으로 연결된 게이트 라인;상기 소스와 연결된 소스 라인; 및상기 드레인과 연결된 드레인 라인을 포함하는 광 검출 소자
|
17 |
17
제 16 항에 있어서, 상기 광 흡수층은 상기 채널층과 나란한 방향으로 바 형태로 형성된 광 검출 소자
|
18 |
18
제 16 항에 있어서, 상기 광 흡수층은 상기 채널층과 나란한 방향으로 복수 개로 분할된 섬 형태로 형성된 광 검출 소자
|
19 |
19
제 16 항에 있어서, 상기 광 흡수층을 둘러싸도록 형성된 전하 이탈 방지층을 더 포함하는 광 검출 소자
|
20 |
20
기판을 국부적으로 식각하여 채널층과 소스 및 드레인이 형성될 반도체층 패턴을 형성하는 단계;상기 반도체층 패턴의 양측벽에 전하 이탈 방지층을 형성하는 단계;상기 전하 이탈 방지층 사이가 매립되도록 광 흡수층을 형성하는 단계; 및상기 소스 및 드레인이 형성될 반도체층 패턴에 이온을 주입하여 소스 및 드레인을 형성하는 단계를 포함하는 광 검출 소자의 제조방법
|
21 |
21
제 20 항에 있어서, 상기 소스 및 드레인을 형성하는 단계 후, 상기 광 흡수층 상부에 제어전극을 형성하는 단계를 더 포함하는 광 검출 소자의 제조방법
|
22 |
22
제 20 항에 있어서, 상기 소스 및 드레인을 형성하는 단계 후, 상기 광 흡수층에 적어도 일부가 매립되도록 제어전극을 형성하는 단계를 더 포함하는 광 검출 소자의 제조방법
|
23 |
23
제 20 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 기판은 SOI(Silicon On Insulator) 기판 또는 벌크(bulk) 기판인 광 검출 소자의 제조방법
|
24 |
24
제 20 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 광 흡수층은 반도체 물질로 형성하는 광 검출 소자의 제조방법
|
25 |
25
제 24 항에 있어서, 상기 제어전극은 금속물질로 형성하는 광 검출 소자의 제조방법
|