| 1 |
1
상호 연관된 복수의 작업들 중 적어도 하나의 작업을 실행하는 복수의 내장 프로세서들로 구성되고 상기 복수의 작업들에 대한 스케줄링 정책을 포함하는 시스템을 단일 프로세서에서 시뮬레이션 하는 시뮬레이션 방법에 있어서,(a) 상기 스케줄링 정책을 기초로 상기 복수의 작업들 각각에 대한 예상 시작 시각과 예상 종료 시각 및 외부와 데이터 통신 시점을 정의한 기준 스케줄을 생성하는 단계; (b) 상기 생성된 기준 스케줄을 기초로 상기 복수의 작업들 각각에 대하여 시작 가능한 해제 시각(Ri,j)과 종료 가능한 마감 시각(Di,j)을 포함하는 시간 제약을 결정하는 단계; 및(c) 상기 시간 제약을 기초로 복수의 작업들을 하나의 시간선(timeline)에 스케줄링하는 단계를 포함하되,상기 (b) 단계는 상기 해제 시각을 해당 작업의 데이터 통신 시점 및 상기 해당 작업과 연관된 선행 작업 집합 내 적어도 하나의 작업에 대한 예상 해제 시각을 기초로 순차적으로(forward) 결정하고,상기 해제 시각(Ri,j)은 하기 수학식 1과 2를 통해 결정되고, 상기 마감 시각(Di,j)은 하기 수학식 3과 4를 통해 결정되는 시뮬레이션 방법
|
| 2 |
2
제1항에 있어서, 상기 (a) 단계는작업별로 해당 기능, 해당 작업 주기, 상기 단일 프로세서 상에서의 실행 시간 및 해당 내장 프로세서에서의 실행 시간을 정의하여 프로파일을 생성하는 단계를 더 포함하는 것을 특징으로 하는 시뮬레이션 방법
|
| 3 |
3
제1항에 있어서, 상기 (a) 단계는데이터의 입력 및 출력 순서를 기초로 상기 복수의 작업들 간의 데이터 종속성을 정의하는 단계; 및상기 복수의 작업들 각각에 대한 선행 작업 집합 또는 후행 작업 집합을 정의하는 단계를 더 포함하는 것을 특징으로 하는 시뮬레이션 방법
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 (b) 단계는상기 마감 시각을 해당 작업의 데이터 통신 시점 및 상기 해당 작업과 연관된 후행 작업 집합 내 적어도 하나의 작업에 대한 예상 마감 시각을 기초로 역순으로(backward) 결정하는 것을 특징으로 하는 시뮬레이션 방법
|
| 6 |
6
제1항에 있어서, 상기 (c) 단계는특정 작업의 해제로 인하여 다른 작업의 마감 시간을 초과시키는지 여부를 판단하여 상기 단일 프로세서를 유보(idle)시키는 클레어보이언트 스케줄링(Clairvoyant EDF)를 이용하는 것을 특징으로 하는 시뮬레이션 방법
|
| 7 |
7
상호 연관된 복수의 작업들 중 적어도 하나의 작업을 실행하는 복수의 내장 프로세서들로 구성되고 상기 복수의 작업들에 대한 스케줄링 정책을 포함하는 시스템을 복수의 프로세서들에서 시뮬레이션 하는 시뮬레이션 방법에 있어서,(a) 상기 스케줄링 정책을 기초로 상기 복수의 작업들 각각에 대한 예상 시작 시각과 예상 종료 시각 및 외부와 데이터 통신 시점을 정의한 기준 스케줄을 생성하는 단계;(b) 상기 생성된 기준 스케줄을 기초로 상기 복수의 작업들 각각에 대하여 시작 가능한 해제 시각(Ri,j)과 종료 가능한 마감 시각(Di,j)을 포함하는 시간 제약을 결정하는 단계; 및(c) 상기 시간 제약을 기초로 복수의 작업들을 복수의 프로세서들에 스케줄링하는 단계를 포함하되,상기 (b) 단계는 상기 해제 시각을 해당 작업의 데이터 통신 시점 및 상기 해당 작업과 연관된 선행 작업 집합 내 적어도 하나의 작업에 대한 실제 종료 시각을 기초로 순차적으로(forward) 결정하고,상기 해제 시각(Ri,j)은 하기 수학식 1과 2를 통해 결정되고, 상기 마감 시각(Di,j)은 하기 수학식 3과 4를 통해 결정되는 시뮬레이션 방법
|
| 8 |
8
삭제
|
| 9 |
9
제1항에 있어서, 상기 (c) 단계는만일 해제된 작업들 중 하나의 작업을 실행하면, 다른 해제된 작업들 각각의 예상 종료 시각이 마감 시각 이내에 해당하는지 여부를 판단하는 단계; 및상기 해제된 작업들 각각의 예상 종료 시각이 마감 시각 이내에 해당하지 아니하면 상기 하나의 작업을 유보시키는 단계를 포함하는 시뮬레이션 방법
|
| 10 |
10
상호 연관된 복수의 작업들 중 적어도 하나의 작업을 실행하는 복수의 내장 프로세서들로 구성되고 상기 복수의 작업들에 대한 스케줄링 정책을 포함하는 시스템을 시뮬레이션 하는 시뮬레이션 장치에 있어서,상기 스케줄링 정책을 기초로 상기 복수의 작업들 각각에 대한 예상 시작 시각과 예상 종료 시각 및 외부와 데이터 통신 시점을 정의한 기준 스케줄을 생성하는 기준 스케줄 생성부;상기 생성된 기준 스케줄을 기초로 상기 복수의 작업들 각각에 대하여 시작 가능한 해제 시각(Ri,j)과 종료 가능한 마감 시각(Di,j)을 포함하는 시간 제약을 결정하는 시간 제약 결정부; 및상기 시간 제약을 기초로 복수의 작업들을 적어도 하나의 시간선(timeline)에 스케줄링하는 제어부를 포함하되,상기 시간 제약 결정부는 상기 해제 시각을 해당 작업의 데이터 통신 시점 및 상기 해당 작업과 연관된 선행 작업 집합 내 적어도 하나의 작업에 대한 실제 종료 시각을 기초로 순차적으로(forward) 결정하고,상기 시간 제약 결정부는 하기 수학식 1과 2를 통해 상기 해제 시각(Ri,j)을 결정하고, 하기 수학식 3과 4를 통해 상기 마감 시각(Di,j)을 결정하는 시뮬레이션 장치
|
