맞춤기술찾기

이전대상기술

전류 제한 방식의 레벨쉬프터

  • 기술번호 : KST2015140978
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 레벨쉬프터에 관한 것으로, 특히 P모스 풀업(PMOS pull up) 래치회로와 비교기를 구비하여 문턱전압이 높아진 경우에도 신호를 정확하게 전달하며 신호전달시 발생하는 전력을 최소화 할 수 있는 전류 제한 방식의 레벨쉬프터에 관한 것이다. 본 발명에 따른 전류제한 방식의 레벨쉬프터에 의하면 포지티브(positive) 전압 뿐만 아니라 네가티브(negative) 전압회로가 원칩(one chip)화 됨으로써 P형 기판의 전압이 네가티브(negative) 전압에 연결되어 트랜지스터의 문턱전압이 높아진 경우에도 신호를 정확하게 전달할 수 있는 장점이 있다. 레벨쉬프터, 음전하펌프(negative charge pump), boost converter, 문턱전압
Int. CL H03K 19/0185 (2006.01.01) H03K 3/356 (2006.01.01) H03K 19/017 (2006.01.01) H03K 19/00 (2006.01.01)
CPC H03K 19/018521(2013.01)H03K 19/018521(2013.01)H03K 19/018521(2013.01)H03K 19/018521(2013.01)
출원번호/일자 1020080044022 (2008.05.13)
출원인 주식회사 실리콘웍스, 한양대학교 산학협력단
등록번호/일자 10-0968594-0000 (2010.06.30)
공개번호/일자 10-2009-0118311 (2009.11.18) 문서열기
공고번호/일자 (20100708) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.05.13)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 주식회사 실리콘웍스 대한민국 대전광역시 유성구
2 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 남현석 대한민국 경기도 안산시 상록구
2 노정진 대한민국 경기 용인시 기흥구
3 한대근 대한민국 대전광역시 서구
4 오형석 대한민국 충북 청주시 흥덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이철희 대한민국 서울특별시 강남구 삼성로***길 *, ***호 가디언국제특허법률사무소 (삼성동, 우경빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 실리콘웍스 대한민국 대전광역시 유성구
2 한양대학교 에리카산학협력단 경기도 안산시 상록구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.05.13 수리 (Accepted) 1-1-2008-0337674-35
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2008.05.20 수리 (Accepted) 1-1-2008-0355204-12
3 선행기술조사의뢰서
Request for Prior Art Search
2009.01.12 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2009.02.13 수리 (Accepted) 9-1-2009-0007314-17
5 의견제출통지서
Notification of reason for refusal
2010.02.22 발송처리완료 (Completion of Transmission) 9-5-2010-0072199-61
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.03.09 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0149354-89
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.03.09 수리 (Accepted) 1-1-2010-0149345-78
8 등록결정서
Decision to grant
2010.05.28 발송처리완료 (Completion of Transmission) 9-5-2010-0225802-40
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.02.14 수리 (Accepted) 4-1-2011-5026895-82
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.01.27 수리 (Accepted) 4-1-2012-5016783-22
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.30 수리 (Accepted) 4-1-2014-0059858-30
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.10.22 수리 (Accepted) 4-1-2018-5212820-95
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
수신된 외부입력신호(Vin)와 반대의 위상을 갖는 제1입력신호(VN) 및 상기 외부입력신호(Vin)와 동일한 위상을 갖는 제2입력신호(VP)를 출력하는 신호입력부; 제1구동전압(VDD1) 또는 제2구동전압(VDD2)을 공급하는 전원전압부; 상기 제1입력신호(VN) 및 상기 제2입력신호(VP)에 응답하여 증폭된 제1입력증폭신호(VN1) 및 제2입력증폭신호(VP1)를 출력하는 P모스 풀업 래치회로부; 및 상기 제1입력증폭신호(VN1) 및 상기 제2입력증폭신호(VP1)를 이용하여 출력신호(Vout)를 생성하는 비교회로부;를 구비하는 레벨쉬프터에 있어서, 상기 P모스 풀업 래치회로부는 상기 제1입력신호(VN) 및 상기 제2입력신호(VP)가 변환될 때 발생하는 누설전류를 감소시키기 위한 전류제어부; 상기 제1입력신호(VN) 및 상기 제2입력신호(VP)를 래치하여 증폭시키는 P모스 풀업 래치회로; 및 상기 제1입력신호(VN) 및 상기 제2입력신호(VP)에 응답하여 상기 P모스 풀업 래치회로를 동작시키는 스위칭부;를 구비하고, 상기 스위칭부는 상기 제1입력신호(VN)가 게이트에 인가되고 소스 단자가 접지전압에 연결되어 있는 제1 N모스 트랜지스터(MN1) 및 상기 제2입력신호(VP)가 게이트에 인가되고 드레인 단자가 접지전압에 연결되어 있으며 소스 단자가 상기 제1 N모스 트랜지스터(MN1)의 드레인 단자와 연결되는 제1 P모스 트랜지스터(MP1)로 구성되는 제1스위칭부; 및 상기 제2입력신호(VP)가 게이트에 인가되고 소스 단자가 접지전압에 연결되어 있는 제2 N모스 트랜지스터(MN2) 및 상기 제1입력신호(VN)가 게이트에 인가되고 드레인 단자가 접지전압에 연결되어 있으며 소스 단자가 상기 제2 N모스 트랜지스터(MN2)의 드레인 단자와 연결되는 제2 P모스 트랜지스터(MP2)로 구성되는 제2스위칭부; 를 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
4 4
제 3항에 있어서, 상기 P모스 풀업 래치회로는 소스 단자가 상기 전류제어부에 연결되고 드레인 단자는 상기 제1 P모스 트랜지스터(MP1)의 소스단자 및 상기 제1 N모스 트랜지스터(MN1)의 드레인 단자의 공통단자에 연결되는 제3 P모스 트랜지스터(MP3); 및 소스 단자가 상기 전류제어부에 연결되고 드레인 단자는 상기 제2 P모스 트랜지스터(MP2)의 소스 단자 및 상기 제2 N모스 트랜지스터(MN2)의 드레인 단자의 공통단자에 연결되는 제4 P모스 트랜지스터(MP4); 를 구비하고 상기 제3 P모스 트랜지스터(MP3)의 드레인 단자는 상기 제4 P모스 트랜지스터(MP4)의 게이트 단자에 연결되고 상기 제4 P모스 트랜지스터(MP4)의 드레인 단자는 상기 제3 P모스 트랜지스터(MP3)의 게이트 단자에 연결되는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
5 5
제 4항에 있어서, 상기 전류제어부는 바이어스 전압이 게이트에 인가되고 소스 단자가 제2 구동전압에 연결되며 드레인 단자는 상기 제3 P모스 트랜지스터(MP3)의 소스 단자에 연결되는 제5 P모스트랜지스터(MP5); 및 바이어스 전압이 게이트에 인가되고 소스 단자가 제2 구동전압에 연결되며 드레인 단자는 상기 제4 P모스트랜지스터(MP4)의 소스 단자에 연결되는 제6 P모스트랜지스터(MP6);를 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
6 6
제 5항에 있어서, 상기 P모스 풀업 래치회로부 및 상기 비교회로부에 상기 바이어스 전압을 인가하는 바이어스 회로부를 더 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
7 7
제3항 내지 제6항 중 어느 하나의 항에 있어서, 상기 비교회로부는 상기 제1입력증폭신호(VN1) 및 상기 제2입력증폭신호(VP1)를 비교하여 비교신호(Vcom)를 출력하는 비교부; 및 상기 비교부에서 출력되는 상기 비교신호(Vcom)에 응답하여 상기 출력신호(Vout)를 출력하는 버퍼부;를 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
8 8
제7항에 있어서, 상기 버퍼부는 상기 비교신호가 게이트 단자에 인가되고 소스 단자에 제2구동전압이 인가되는 제13 P모스트랜지스터(MP13) 및 상기 비교신호가 게이트 단자에 인가되고 소스 단자가 접지되어 있으며 드레인 단자는 상기 제13 P모스트랜지스터(MP13)의 드레인 단자에 연결되어 있는 제7 N모스트랜지스터(MN7)로 구성된 제1버퍼부; 및 상기 제1버퍼부의 출력신호가 게이트 단자에 인가되고 소스 단자에 제2구동전압이 인가되는 제14 P모스트랜지스터(MP14) 및 상기 제1버퍼부의 출력신호가 게이트 단자에 인가되고 소스 단자가 접지되어 있으며 드레인 단자는 상기 제14 P모스트랜지스터(MP14)의 드레인 단자에 연결되어 있는 제8 N모스트랜지스터(MN8)로 구성된 제2버퍼부;를 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
9 9
제7항에 있어서 상기 신호입력부는 수신된 외부입력신호(Vin)를 반전시켜 제1입력신호(VN)를 출력하는 제1인버터 및 상기 제1입력신호(VN)를 다시 반전시켜 제2입력신호(VP)를 출력하는 제2인버터를 구비하는 것을 특징으로 하는 전류 제한 방식의 레벨쉬프터
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부(구 산업자원부) 인하대학교 시스템집적반도체기반기술개발사업(SYSTEM2010) 선행핵심 IP 개발 및 플랫폼 개발(고성능Display용 IC의 핵심 IP 개발)