| 1 |
1
제1 클록 신호가 인가되는 제1 클록드 인버터;
상기 제1 클록 신호의 반전 신호인 제2 클록 신호가 인가되는 제2 클록드 인버터;
상기 제1 클록 신호 보다 지연된 제3 클록 신호에 따라 작동하며, 상기 제1 클록드 인버터의 입력 신호와 동일한 입력 신호가 인가 되는 신호 지연부; 및
상기 제2 클록드 인버터에 연결되어, 상기 제1 클록드 인버터의 출력 신호와 상기 신호 지연부의 출력 신호가 동일한 경우 상기 제2 클록드 인버터를 작동시키는 스위칭부를 포함하며,
상기 신호 지연부의 출력 단자는 상기 제2 클록드 인버터의 입력 단자에 연결되며, 상기 제1 클록드 인버터의 출력 단자는 상기 스위칭부에 연결되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 2 |
2
제1항에 있어서, 상기 나노 공정용 CMOS 플립플롭 회로는,
상기 제1 클록드 인버터의 입력 신호의 신호 지연 여부를 검출하기 위한 오류 검출부;
상기 오류 검출부의 오류 검출 신호에 따라 작동하며, 상기 오류 검출 신호가 인가되면 상기 제1 클록드 인버터의 출력 신호를 정정하는 오류 정정부를 더 포함하는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 3 |
3
제2항에 있어서,
상기 신호 지연부는 상기 제3 클록 신호가 인가되는 제3 클록드 인버터인 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 4 |
4
제2항 또는 제3항에 있어서,
상기 오류 검출부는 상기 제1 클록드 인버터의 입력 신호와 상기 제1 클록드 인버터의 출력 신호를 비교하여, 양 신호가 동일하면 상기 오류 검출 신호를 출력하며,
상기 오류 정정부는 상기 오류 검출 신호가 인가되면, 상기 제1 클록드 인버터의 출력 신호를 상기 신호 지연부의 출력 신호로 정정하는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 5 |
5
제4항에 있어서, 상기 오류 정정부는 상기 제1 클록 신호 발생 시점부터 상기 제2 클록 신호 발생 시점까지 작동하도록 설정되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 6 |
6
제2항 또는 제3항에 있어서,
상기 오류 검출부는 상기 제1 클록드 인버터의 출력 신호와 상기 신호 지연부의 출력 신호를 비교하여, 양 신호가 상이하면 상기 오류 검출 신호를 출력하며,
상기 오류 정정부는 상기 오류 검출 신호가 인가되면, 상기 제1 클록드 인버터를 작동시켜 상기 제1 클록드 인버터의 출력 신호를 정정하는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 7 |
7
제2항에 있어서,
상기 제1 클록드 인버터는 전원과 접지 사이에 직렬로 접속되는 제1 PMOS 트랜지스터, 제2 PMOS 트랜지스터, 제1 NMOS 트랜지스터 및 제2 NMOS 트랜지스터를 포함하며, 상기 제1 클록드 인버터의 입력 단자는 상기 제1 PMOS 트랜지스터와 상기 제2NMOS 트랜지스터의 게이트에 접속되며, 상기 제1 클록드 인버터의 출력 단자는 상기 제2 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터 사이에 접속되며,
상기 제2 클록드 인버터는 직렬로 접속되는 제3 PMOS 트랜지스터, 제4 PMOS 트랜지스터, 제3 NMOS 트랜지스터 및 제4 NMOS 트랜지스터를 포함하며,
상기 신호 지연부는 직렬 접속되는 제5 PMOS 트랜지스터와 제5 NMOS 트랜지스터를 포함하며, 상기 직렬 접속된 제5 PMOS 트랜지스터와 제5 NMOS 트랜지스터는 상기 제1 클록드 인버터의 상기 제2 PMOS 트랜지스터와 상기 제1 NMOS 트랜지스터와 병렬 접속되며, 상기 신호 지연부의 출력 단자는 상기 제5 PMOS 트랜지스터와 상기 제5 NMOS 트랜지스터 사이에 접속되고,
상기 스위칭부는 전원과 상기 제3 PMOS 트랜지스터 사이에 직렬 접속된 제6 PMOS 트랜지스터와, 접지와 상기 제4 NMOS 트랜지스터 사이에 직렬 접속된 제6 NMOS 트랜지스터를 포함하며,
상기 제1 클록드 인버터의 출력 단자는 상기 제6 PMOS 트랜지스터와 제6 NMOS 트랜지스터의 게이트에 각각 접속되고, 상기 신호 지연부의 출력 단자는 상기 제3 PMOS 트랜지스터와 제4 NMOS 트랜지스터의 게이트에 각각 접속되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 8 |
8
제5항에 있어서,
상기 오류 검출부는 XOR 게이트를 포함하며, 상기 XOR 게이트의 제1 및 제2 입력 단자에는 상기 제1 클록드 인버터의 입력 신호와 상기 제1 클록드 인버터의 출력 신호가 각각 인가되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 9 |
9
제8항에 있어서, 상기 오류 정정부는,
상기 XOR 게이트의 출력 신호에 따라 작동하는 제4 클록드 인버터; 및
상기 제4 클록드 인버터의 출력 단자와 상기 제1 클록드 인버터의 출력 단자 사이에 접속되어, 상기 오류 정정부의 작동 시간을 조절하는 오류 정정구간 설정회로를 포함하며, 상기 오류 정정구간 설정회로는 상기 제1 클록 신호는 하이이고, 상기 제3 클록 신호는 로우인 구간에 턴온되는 제1 상보형 스위치와 제2 상보형 스위치를 포함하며,
상기 제4 클록드 인버터의 입력 단자의 전단에는 인버터가 접속되며, 상기 신호 지연부의 출력 단자는 상기 인버터에 접속되어, 상기 제4 클록드 인버터의 입력 단자에는 상기 신호 지연부의 출력 신호의 반전 신호가 인가되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 10 |
10
제6항에 있어서,
상기 오류 검출부는 XOR 게이트를 포함하며, 상기 XOR 게이트의 제1 및 제2 입력 단자에는 상기 제1 클록드 인버터의 출력 신호와 상기 신호 지연부의 출력 신호가 각각 인가되는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
| 11 |
11
제10항에 있어서,
상기 오류 정정부는 상기 제1 클록드 인버터에 병렬 접속되어, 상기 오류 검출 신호에 동기하여 상기 제1 클록드 인버터를 작동시키는 스위칭 소자를 포함하는 것을 특징으로 하는 나노 공정용 CMOS 플립플롭 회로
|
