맞춤기술찾기

이전대상기술

반도체 메모리 장치의 데이터 정렬 회로 및 방법

  • 기술번호 : KST2015141081
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 메모리 장치의 데이터 정렬 회로는, 스트로브 지연 코드에 응답하여 데이터 스트로브 클럭의 위상을 제어하여 지연 스트로브 클럭을 생성하는 데이터 스트로브 클럭 위상 제어부, 각각의 데이터 지연 코드에 응답하여 각각의 입력 데이터의 위상을 제어하여 각각의 지연 데이터를 생성하는 복수 개의 데이터 위상 제어부, 상기 지연 스트로브 클럭에 응답하여 각각의 지연 데이터를 래치하여 각각의 래치 데이터와 정렬 데이터를 생성하는 복수 개의 데이터 정렬부, 및 상기 래치 데이터 복수 개의 위상을 판별하는 동작을 수행하여 상기 스트로브 지연 코드와 상기 복수 개의 데이터 지연 코드를 생성하는 지연 코드 생성부를 포함한다. 반도체 메모리 장치, 데이터 정렬, 데이터 스트로브 클럭
Int. CL G11C 8/00 (2006.01.01) G11C 7/10 (2015.01.01) G11C 7/22 (2015.01.01)
CPC
출원번호/일자 1020090058502 (2009.06.29)
출원인 에스케이하이닉스 주식회사, 한양대학교 산학협력단
등록번호/일자 10-1003155-0000 (2010.12.15)
공개번호/일자
공고번호/일자 (20101222) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.06.29)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정춘석 대한민국 서울특별시 송파구
2 박기덕 대한민국 서울특별시 강동구
3 유창식 대한민국 서울특별시 성동구
4 이장우 대한민국 서울특별시 성동구
5 김홍중 대한민국 서울특별시 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성남 대한민국 서울특별시 송파구 법원로*길 **(문정동) 에이치비즈니스파크 C동 ***호(에스엔케이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.06.29 수리 (Accepted) 1-1-2009-0395709-28
2 보정요구서
Request for Amendment
2009.07.06 발송처리완료 (Completion of Transmission) 1-5-2009-0045262-40
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2009.07.13 수리 (Accepted) 1-1-2009-0424161-89
4 선행기술조사의뢰서
Request for Prior Art Search
2010.10.07 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2010.11.12 수리 (Accepted) 9-1-2010-0068467-60
6 등록결정서
Decision to grant
2010.11.30 발송처리완료 (Completion of Transmission) 9-5-2010-0548591-32
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.04.06 수리 (Accepted) 4-1-2012-5073964-60
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.12.24 수리 (Accepted) 4-1-2012-5270171-92
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
스트로브 지연 코드에 응답하여 데이터 스트로브 클럭의 위상을 제어하여 지연 스트로브 클럭을 생성하는 데이터 스트로브 클럭 위상 제어부; 각각의 데이터 지연 코드에 응답하여 각각의 입력 데이터의 위상을 제어하여 각각의 지연 데이터를 생성하는 복수 개의 데이터 위상 제어부; 상기 지연 스트로브 클럭에 응답하여 각각의 지연 데이터를 래치하여 각각의 래치 데이터와 정렬 데이터를 생성하는 복수 개의 데이터 정렬부; 및 상기 래치 데이터 복수 개의 위상을 판별하는 동작을 수행하여 상기 스트로브 지연 코드와 상기 복수 개의 데이터 지연 코드를 생성하는 지연 코드 생성부; 를 포함하는 반도체 메모리 장치의 데이터 정렬 회로
2 2
제 1 항에 있어서, 상기 데이터 스트로브 클럭 위상 제어부는, 상기 스트로브 지연 코드를 저장하는 레지스터; 및 상기 레지스터로부터 전달되는 상기 스트로브 지연 코드에 응답하여 상기 데이터 스트로브 클럭을 지연시켜 상기 지연 스트로브 클럭을 출력하는 지연 라인; 을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
3 3
제 1 항에 있어서, 상기 복수 개의 데이터 위상 제어부 각각은, 상기 각각의 데이터 지연 코드 중 해당 데이터 지연 코드를 저장하는 레지스터; 및 상기 레지스터로부터 전달되는 상기 데이터 지연 코드에 응답하여 상기 입력 데이터 중 해당 입력 데이터를 지연시켜 상기 각각의 지연 데이터 중 해당 지연 데이터를 출력하는 지연 라인; 을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
4 4
제 1 항에 있어서, 상기 복수 개의 데이터 정렬부 각각은, 상기 지연 스트로브 클럭의 라이징 에지 타임과 폴링 에지 타임에, 상기 각각의 지연 데이터 중 해당 지연 데이터의 각 비트를 래치하여 두 비트의 상기 정렬 데이터를 출력하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
5 5
제 1 항에 있어서, 상기 지연 코드 생성부는, 상기 복수 개의 래치 데이터를 입력 받아, 그 중에서 가장 위상이 늦는 데이터의 위상 정보를 추출하여 상기 스트로브 지연 코드를 생성하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
6 6
제 5 항에 있어서, 상기 지연 코드 생성부는, 상기 스트로브 지연 코드의 생성 동작이 완료된 후, 상기 지연 스트로브 클럭의 위상을 기준으로 하여 상기 복수 개의 래치 데이터 각각의 위상이 얼만큼 앞서는지에 대한 정보들을 추출하고, 이들을 상기 복수 개의 데이터 지연 코드로서 출력하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
7 7
제 6 항에 있어서, 상기 지연 코드 생성부는, 상기 지연 스트로브 클럭에 응답하여 카운팅 동작을 수행하여 복수 개의 동작 구간 신호를 생성하는 카운터; 상기 복수 개의 래치 데이터를 입력 받아 스트로브 위상 판별 신호를 생성하는 위상 판별부; 상기 복수 개의 동작 구간 신호에 응답하여 상기 스트로브 위상 판별 신호 및 상기 복수 개의 래치 데이터를 하나씩 순차적으로 통과시키는 제 1 먹스; 상기 복수 개의 동작 구간 신호 및 상기 지연 스트로브 클럭에 응답하여 상기 제 1 먹스로부터 전달되는 신호의 논리값에 대응되는 복수 비트의 디지털 코드를 생성하는 코드 생성부; 및 상기 복수 개의 동작 구간 신호에 응답하여 상기 복수 비트의 디지털 코드를 상기 스트로브 지연 코드 및 상기 복수 개의 데이터 지연 코드로서 순차적으로 출력하는 제 2 먹스; 를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
8 8
제 7 항에 있어서, 상기 코드 생성부는 축차 비교형 카운터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
9 9
복수 개의 데이터를 입력 받아, 가장 위상이 늦는 데이터의 위상 정보를 추출하여 스트로브 지연 코드로서 출력하는 지연 코드 생성부; 상기 스트로브 지연 코드에 응답하여 데이터 스트로브 클럭의 위상을 제어하여 지연 스트로브 클럭을 생성하는 데이터 스트로브 클럭 위상 제어부; 및 상기 지연 스트로브 클럭을 이용하여 데이터 래치 동작을 각각 수행하여 상기 복수 개의 데이터를 출력하고, 상기 복수 개의 데이터에 대한 데이터 정렬 동작을 각각 수행하는 복수 개의 데이터 정렬부; 를 포함하는 반도체 메모리 장치의 데이터 정렬 회로
10 10
제 9 항에 있어서, 상기 지연 코드 생성부는, 상기 스트로브 지연 코드의 생성 동작이 완료된 후, 상기 지연 스트로브 클럭의 위상을 기준으로 하여 상기 복수 개의 데이터 각각의 위상이 얼만큼 앞서는지에 대한 정보들을 추출하고, 이들을 복수 개의 데이터 지연 코드로서 출력하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
11 11
제 10 항에 있어서, 상기 복수 개의 데이터 지연 코드 각각에 응답하여 각각의 입력 데이터의 위상을 제어하는 복수 개의 데이터 위상 제어부;를 추가로 포함하는 반도체 메모리 장치의 데이터 정렬 회로
12 12
제 11 항에 있어서, 상기 지연 코드 생성부는, 상기 지연 스트로브 클럭에 응답하여 카운팅 동작을 수행하여 복수 개의 동작 구간 신호를 생성하는 카운터; 상기 복수 개의 데이터를 입력 받아 스트로브 위상 판별 신호를 생성하는 위상 판별부; 상기 복수 개의 동작 구간 신호에 응답하여 상기 스트로브 위상 판별 신호 및 상기 복수 개의 데이터를 하나씩 순차적으로 통과시키는 제 1 먹스; 상기 복수 개의 동작 구간 신호 및 상기 지연 스트로브 클럭에 응답하여 상기 제 1 먹스로부터 전달되는 신호의 논리값에 대응되는 복수 비트의 디지털 코드를 생성하는 코드 생성부; 및 상기 복수 개의 동작 구간 신호에 응답하여 상기 복수 비트의 디지털 코드를 상기 스트로브 지연 코드 및 상기 복수 개의 데이터 지연 코드로서 순차적으로 출력하는 제 2 먹스; 를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
13 13
제 12 항에 있어서, 상기 코드 생성부는, 상기 제 1 먹스로부터 전달되는 신호가 제 1 논리값을 가지면 상기 디지털 코드의 논리값을 감소시키고, 상기 제 1 먹스로부터 전달되는 신호가 제 2 논리값을 가지면 상기 디지털 코드의 논리값을 증가시키도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
14 14
제 13 항에 있어서, 상기 코드 생성부는 축차 비교형 카운터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
15 15
제 9 항에 있어서, 상기 데이터 스트로브 클럭 위상 제어부는, 상기 스트로브 지연 코드를 저장하는 레지스터; 및 상기 레지스터로부터 전달되는 상기 스트로브 지연 코드에 응답하여 상기 데이터 스트로브 클럭을 지연시켜 상기 지연 스트로브 클럭을 출력하는 지연 라인; 을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
16 16
제 11 항에 있어서, 상기 복수 개의 데이터 정렬부 각각은, 상기 지연 스트로브 클럭의 라이징 에지 타임과 폴링 에지 타임에, 상기 복수 개의 데이터 위상 제어부 중 어느 하나로부터 전달되는 데이터의 각 비트를 래치하는 동작을 수행하도록 구성됨을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 회로
17 17
a) 복수 개의 입력 데이터의 위상을 판별하여 가장 위상이 늦는 데이터의 위상 정보를 추출하는 단계; b) 상기 추출된 위상 정보를 이용하여 데이터 스트로브 클럭을 지연시켜 상기 가장 위상이 늦는 데이터에 동기시키는 단계; 및 c) 상기 위상 조정된 데이터 스트로브 클럭과 같은 위상을 갖도록 상기 복수 개의 입력 데이터를 한 개씩 순차적으로 지연시키는 단계; 를 포함하는 반도체 메모리 장치의 데이터 정렬 방법
18 18
제 17 항에 있어서, 상기 a) 단계는, 상기 복수 개의 입력 데이터를 상기 데이터 스트로브 클럭에 동기하여 각각 래치한 후, 래치된 신호들을 낸드 조합하고, 이를 통해 생성되는 신호의 레벨에 응답하여 스트로브 지연 코드를 생성하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 방법
19 19
제 18 항에 있어서, 상기 b) 단계는, 상기 스트로브 지연 코드에 응답하여 상기 데이터 스트로브 클럭을 지연시키되, 상기 낸드 조합에 의해 생성되는 신호의 레벨이 천이하는 시점까지 지연 동작을 수행하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 방법
20 20
제 17 항에 있어서, 상기 c) 단계는, 상기 복수 개의 입력 데이터를 상기 위상 조정된 데이터 스트로브 클럭에 동기하여 각각 래치한 후, 래치된 신호들을 낸드 조합하고, 이를 통해 생성되는 신호의 레벨에 응답하여 각 입력 데이터를 지연시키되, 상기 낸드 조합에 의해 생성되는 신호의 레벨이 천이하는 시점까지 지연 동작을 수행하는 단계인 것을 특징으로 하는 반도체 메모리 장치의 데이터 정렬 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN101937704 CN 중국 FAMILY
2 JP23008903 JP 일본 FAMILY
3 US08072822 US 미국 FAMILY
4 US20100329040 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN101937704 CN 중국 DOCDBFAMILY
2 JP2011008903 JP 일본 DOCDBFAMILY
3 US2010329040 US 미국 DOCDBFAMILY
4 US8072822 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.