| 1 |
1
메모리 셀 회로;호스트에서 제공된 읽기 명령 및 쓰기 명령에 따라 상기 메모리 셀 회로를 제어하는 메모리 인터페이스 회로; 및상기 호스트에서 제공된 신경망 처리 명령에 따라 신경망 처리 동작을 수행하되 상기 신경망 처리 동작을 수행하는 도중에 상기 메모리 셀 회로에 대해서 읽기 명령 및 쓰기 명령을 제공하는 신경망 처리 회로;를 포함하는 메모리 장치
|
| 2 |
2
청구항 1에 있어서, 상기 메모리 셀 회로, 상기 메모리 인터페이스 회로 및 상기 신경망 처리 회로는 적층 구조를 가지는 메모리 장치
|
| 3 |
3
청구항 2에 있어서, 상기 적층 구조는 다수의 셀 다이와 하나 또는 둘 이상의 로직 다이를 포함하되, 상기 다수의 셀 다이에는 상기 메모리 셀 회로가 형성되고, 상기 하나 또는 둘 이상의 로직 다이는 상기 메모리 인터페이스 회로와 상기 신경망 처리 회로를 포함하는 메모리 장치
|
| 4 |
4
청구항 3에 있어서, 상기 메모리 인터페이스 회로와 상기 신경망 처리 회로는 동일한 로직 다이에 형성되는 메모리 장치
|
| 5 |
5
청구항 3에 있어서, 상기 메모리 인터페이스 회로와 상기 신경망 처리 회로는 서로 다른 로직 다이에 형성되는 메모리 장치
|
| 6 |
6
청구항 1에 있어서, 상기 신경망 처리 회로는상기 메모리 인터페이스 회로에서 출력되는 신경망 처리 명령을 저장하는 명령 큐;상기 명령 큐에 저장된 신경망 처리 명령에 따라 신경망 처리 동작을 제어하는 제어 회로;상기 제어 회로의 제어에 따라 데이터를 임시 저장하는 글로벌 버퍼;상기 제어 회로의 제어에 따라 상기 메모리 셀 회로에 데이터를 입출력하는 DMA 회로; 및상기 글로벌 버퍼 및 상기 DMA 회로에서 출력되는 데이터를 이용하여 연산 동작을 수행하는 처리 회로 어레이를 포함하는 메모리 장치
|
| 7 |
7
청구항 6에 있어서, 상기 신경망 처리 회로는 상기 DMA 회로에서 출력되는 데이터를 임시 저장하여 상기 처리 회로 어레이에 제공하는 FIFO 큐를 더 포함하는 메모리 장치
|
| 8 |
8
청구항 6에 있어서, 상기 처리 회로 어레이는 다수의 처리 회로를 포함하고, 상기 다수의 처리 회로 각각은 레지스터;상기 레지스터에 저장된 데이터에 대해서 연산을 수행하여 상기 레지스터에 저장하는 연산 회로; 및상기 연산 회로를 제어하는 처리 회로 제어기를 포함하는 메모리 장치
|
| 9 |
9
청구항 8에 있어서, 상기 연산 회로에서 수행하는 연산은 덧셈, 곱셈 또는 누적 연산 중 적어도 하나를 포함하는 메모리 장치
|
| 10 |
10
청구항 1에 있어서, 상기 신경망 처리 회로가 신경망 처리 동작을 수행하는 동안 상기 메모리 셀 회로는 상기 신경망 처리 회로가 사용하는 신경망 처리 회로 영역과 상기 호스트에서 사용하는 호스트 영역을 포함하는 메모리 장치
|
| 11 |
11
청구항 10에 있어서, 상기 신경망 처리 회로 영역은 상기 신경망 처리 동작을 수행하기 전에 상기 호스트에서 입력된 명령에 따라 할당되는 메모리 장치
|
| 12 |
12
청구항 11에 있어서, 상기 신경망 처리 회로 영역은 상기 신경망 처리 동작이 종료된 후 상기 호스트에서 입력된 명령에 따라 할당이 해제되는 메모리 장치
|
| 13 |
13
호스트 및상기 호스트에서 제공되는 읽기 명령, 쓰기 명령 및 신경망 처리 명령에 따라 읽기 동작, 쓰기 동작 및 신경망 처리 동작을 수행하는 메모리 장치를 포함하되, 상기 메모리 장치는메모리 셀 회로;상기 읽기 명령 및 상기 쓰기 명령에 따라 상기 메모리 셀 회로를 제어하는 메모리 인터페이스 회로; 및상기 신경망 처리 명령에 따라 상기 신경망 처리 동작을 수행하되 상기 신경망 처리 동작을 수행하는 도중에 상기 메모리 셀 회로에 대해서 읽기 명령 및 쓰기 명령을 제공하는 신경망 처리 회로를 포함하는 메모리 시스템
|
| 14 |
14
청구항 13에 있어서, 상기 호스트 및 상기 메모리 장치가 장착되는 인터포저를 더 포함하고 상기 호스트 및 상기 메모리 장치는 하나의 칩으로 패키징되는 메모리 시스템
|
| 15 |
15
청구항 13에 있어서, 상기 메모리 장치를 캐싱하는 캐시 메모리를 더 포함하는 메모리 시스템
|
| 16 |
16
청구항 13에 있어서, 상기 호스트에서 상기 신경망 처리 명령을 출력하는 경우, 상기 메모리 장치는 상기 호스트의 제어에 따라 상기 메모리 셀 어레이에 상기 신경망 처리 회로가 전용으로 사용하는 신경망 처리 회로 영역을 할당하는 메모리 시스템
|
| 17 |
17
청구항 16에 있어서, 상기 메모리 장치는 상기 신경망 처리 회로 영역으로 할당되는 영역에 저장된 데이터를 상기 신경망 처리 회로 영역을 제외한 호스트 영역의 빈 공간으로 이주하는 메모리 시스템
|
| 18 |
18
청구항 16에 있어서, 상기 호스트는 상기 신경망 처리 회로 영역에 대해서 캐싱을 수행하지 않는 메모리 시스템
|
| 19 |
19
청구항 16에 있어서, 상기 신경망 처리 회로는 상기 신경망 처리 동작을 완료하는 경우 상기 호스트에 이를 통지하고 상기 메모리 장치는 상기 호스트의 제어에 따라 상기 신경망 처리 회로 영역의 할당을 해제하는 메모리 시스템
|
| 20 |
20
청구항 19에 있어서, 상기 신경망 처리 회로는 상기 신경망 처리 동작의 결과를 저장하는 주소를 상기 호스트에 제공하고, 상기 신경망 처리 회로 영역의 할당이 해제되는 경우 상기 주소의 데이터를 무효화하지 않는 메모리 시스템
|
| 21 |
21
청구항 20에 있어서, 상기 메모리 장치는 다수 개가 포함되고, 다수 개의 메모리 장치 각각은 상기 호스트의 제어에 따라 각각 서로 다른 신경망 처리 동작을 수행하는 메모리 시스템
|
| 22 |
22
청구항 20에 있어서, 상기 메모리 장치는 다수 개가 포함되고, 다수 개의 메모리장치 각각은 상기 호스트의 제어에 따라 동일한 신경망 처리 동작의 일부를 수행하는 메모리 시스템
|
