| 1 |
1
감지증폭기에서 비트 라인(bit-line) 전압을 제어하는 방법에 있어서, MTJ(Magnetic Tunnel Junction) 셀에 대한 판독 동작을 수행하는 단계; 상기 판독 동작 결과, 상기 MTJ 셀에서 발생되는 비트 라인 전압에 기초하여, 상기 MTJ 셀과 연결된 PMOS 종속 전류원 또는 NMOS 종속 전류원 중 어느 하나를 작동하는 단계; 및 상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나가 작동됨에 응답하여 상기 비트 라인 전압을 제어하는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 2 |
2
제1항에 있어서,상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계는 상기 MTJ 셀이 반평형(Anti-Parallel; AP) 상태로서 상기 비트 라인 전압이 미리 설정된 기준 전압보다 큰 경우, 상기 NMOS 종속 전류원을 작동하는 단계를 포함하고, 상기 비트 라인 전압을 제어하는 단계는 상기 NMOS 종속 전류원이 상기 MTJ 셀에 대해 싱크(sink) 역할을 하도록 작동됨에 응답하여, 상기 비트 라인 전압을 풀업(pull-up) 시키는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 3 |
3
제1항에 있어서, 상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계는 상기 MTJ 셀이 평형(Parallel; P) 상태로서 상기 비트 라인 전압이 미리 설정된 기준 전압보다 작은 경우, 상기 PMOS 종속 전류원을 작동하는 단계를 포함하고, 상기 비트 라인 전압을 제어하는 단계는 상기 PMOS 종속 전류원이 전류를 공급하도록 작동됨에 응답하여, 상기 비트 라인 전압을 풀다운(pull-down) 시키는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 4 |
4
제1항에 있어서,상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계는 상기 비트 라인 전압에 기초하여 상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나에 대응하는 피드백 전압을 결정하는 단계; 및 상기 결정된 피드백 전압에 기초하여 상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 5 |
5
제4항에 있어서,상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계는 상기 피드백 전압이 미리 설정된 기준 전압보다 작은 경우, 상기 NMOS 종속 전류원에 대응하는 풀업 트랜지스터를 구동시키는 단계를 포함하고, 상기 비트 라인 전압을 제어하는 단계는 상기 풀업 트랜지스터로부터 상기 MTJ 셀로 추가 전류를 공급하여 상기 비트 라인 전압을 풀업 시키는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 6 |
6
제4항에 있어서,상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나를 작동하는 단계는 상기 피드백 전압이 미리 설정된 기준 전압보다 큰 경우, 상기 PMOS 종속 전류원에 대응하는 풀다운 트랜지스터를 구동시키는 단계를 포함하고, 상기 비트 라인 전압을 제어하는 단계는 상기 MTJ 셀에서 흐르는 전류를 상기 풀다운 트랜지스터로 흐르게 하여 상기 비트 라인 전압을 풀다운 시키는 단계를 포함하는 비트 라인 전압을 제어하는 방법
|
| 7 |
7
제1항에 있어서,상기 MTJ 셀의 고정층(pinned layer)이 자유층보다 상단에 배치되는 구조를 갖도록 하여, 상기 MTJ 셀이 평형 상태로부터 반평형 상태인 순서로 상기 MTJ 셀에 대한 기록 동작을 수행하는 단계를 더 포함하는 비트 라인 전압을 제어하는 방법
|
| 8 |
8
비트 라인(bit-line) 전압이 제어되는 감지증폭기에 있어서,판독 동작이 수행되는 MTJ(Magnetic Tunnel Junction) 셀; 및 상기 MTJ 셀과 연결되어, 상기 판독 동작 수행 결과, 상기 MTJ 셀에서 발생되는 비트 라인 전압에 기초하여 작동되는 PMOS 종속 전류원 및 NMOS 종속 전류원을 포함하고, 상기 비트 라인 전압은 상기 PMOS 종속 전류원 또는 상기 NMOS 종속 전류원 중 어느 하나가 작동됨에 응답하여 제어되는 감지증폭기
|
| 9 |
9
제8항에 있어서,상기 NMOS 종속 전류원은 상기 MTJ 셀이 반평형(Anti-Parallel; AP) 상태로서 상기 비트 라인 전압이 미리 설정된 기준 전압보다 큰 경우, 상기 MTJ 셀에 대해 싱크(sink) 역할을 하도록 작동하여 상기 비트 라인 전압을 풀업(pull-up) 시키는 감지증폭기
|
| 10 |
10
제8항에 있어서,상기 PMOS 종속 전류원은 상기 MTJ 셀이 평형(Parallel; P) 상태로서 상기 비트 라인 전압이 미리 설정된 기준 전압보다 작은 경우, 전류를 공급하도록 작동하여 상기 비트 라인 전압을 풀다운(pull-down) 시키는 감지증폭기
|
| 11 |
11
제8항에 있어서,상기 PMOS 종속 전류원은 풀다운 트랜지스터로 구성되고, 상기 NMOS 종속 전류원은 풀업 트랜지스터로 구성되는 감지증폭기
|
| 12 |
12
제11항에 있어서,상기 NMOS 종속 전류원은 상기 비트 라인 전압에 기초하여 결정된 피드백 전압을 가짐으로써, 상기 피드백 전압이 미리 설정된 기준 전압보다 작은 경우, 상기 풀업 트랜지스터로부터 상기 MTJ 셀로 추가 전류를 공급하여 상기 비트 라인 전압을 풀업 시키는 감지증폭기
|
| 13 |
13
제11항에 있어서,상기 PMOS 종속 전류원은 상기 비트 라인 전압에 기초하여 결정된 피드백 전압을 가짐으로써, 상기 피드백 전압이 미리 설정된 기준 전압보다 큰 경우, 상기 MTJ 셀에서 흐르는 전류를 상기 풀다운 트랜지스터로 흐르게 하여 상기 비트 라인 전압을 풀다운 시키는 감지증폭기
|
| 14 |
14
제8항에 있어서,상기 MTJ 셀은 상기 MTJ 셀이 평형 상태로부터 반평형 상태인 순서로 기록 동작이 수행되도록 고정층(pinned layer)이 자유층보다 상단에 배치되는 구조를 갖는 감지증폭기
|
