| 1 |
1
복수의 메모리 셀들을 가지는 메모리 셀 어레이를 구비하는 반도체 메모리 장치의 감지 증폭기에 있어서, 제1 입력 노드의 셀 전류와 제2 입력 노드의 기준 전류간의 차이를 센싱하여 증폭하는 감지 증폭기 회로; 및상기 감지 증폭기 회로의 상기 제1 및 제2 입력 노드에 결합하여 상기 제1 및 제2 입력 노드로 바이어스 전류를 N배-여기서 N은 2이상의 자연수- 증폭시킨 제1 분배 전류 및 제2 분배 전류를 각각 제공하는 전류 미러 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 2 |
2
제1항에 있어서, 상기 바이어스 전류를 제공하는 전류원을 포함하는 셀 전류 공급부를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 3 |
3
제2항에 있어서, 상기 전류 미러 회로는 상기 바이어스 전류를 분배한 제1 참조 전류를 N배 증폭하여 제1 분배 전류 를 생성하여 상기 감지 증폭기 회로의 상기 제1 입력 노드로 제공하는 제1 전류 거울; 및 상기 바이어스 전류를 분배한 제2 참조 전류를 N배 증폭하여 제2 분배 전류를 생성하여 상기 감지 증폭기 회로의 제2 입력 노드로 제공하는 제2 전류 거울을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 4 |
4
제3항에 있어서, 상기 제1 전류 거울은 소스가 상기 바이어스 전류를 공급하는 전류원의 일단에 결합되고, 게이트는 드레인 및 제1 비트라인 노드와 연결되는 제1 PMOS 트랜지스터; 및 게이트는 상기 제1 PMOS 트랜지스터의 게이트와 연결되고, 소오스는 상기 바이어스 전류를 공급하는 전류원의 일단에 결합되고, 드레인은 상기 감지 증폭기 회로의 상기 제1 입력 노드에 연결되는 제2 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 5 |
5
제4항에 있어서, 상기 제2 전류 거울은 소스가 상기 바이어스 전류를 공급하는 전류원의 일단에 결합되고, 게이트는 드레인 및 제2 비트라인 노드와 연결되는 제3 PMOS 트랜지스터; 및 게이트는 상기 제3 PMOS 트랜지스터의 게이트와 연결되고, 소오스는 상기 바이어스 전류를 공급하는 전류원의 일단에 결합되고, 드레인은 상기 감지 증폭기 회로의 상기 제2 입력 노드에 연결되는 제4 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 6 |
6
제5항에 있어서, 감지 증폭기 인에이블 신호가 활성화되면 상기 제1 전류 거울에 의해 N배 증폭된 상기 제1 분배 전류를 분배하여 상기 감지 증폭기 회로의 제1 입력 노드로 셀 전류를 제공하는 제1 입력 전류 분배 회로; 및상기 감지 증폭기 인에이블 신호가 활성화되면 상기 제2 전류 거울에 의해 N배 증폭된 상기 제2 분배 전류를 분배하여 상기 감지 증폭기 회로의 제2 입력 노드로 기준 전류를 제공하는 제2 입력 전류 분배 회로를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 7 |
7
제6항에 있어서, 상기 제1 입력 전류 분배 회로는 드레인은 상기 제2 PMOS 트랜지스터의 드레인 및 상기 감지 증폭기 회로의 제1 입력 노드와 연결되고, 게이트는 소오스와 연결되고, 소오스는 접지에 연결되는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 8 |
8
제6항에 있어서, 상기 제2 입력 전류 분배 회로는 드레인은 상기 제4 PMOS 트랜지스터의 드레인 및 상기 감지 증폭기 회로의 제2 입력 노드와 연결되고, 게이트는 소오스와 연결되고, 소오스는 접지에 연결되는 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 9 |
9
제1항에 있어서, 워드라인에 의해 선택된 메모리 셀에 연결된 제1 비트라인 노드와 상기 감지 증폭기 회로의 제1 입력노드가 전기적으로 분리되고, 상기 메모리 셀에 대응되는 참조 셀에 연결된 제1 비트라인 노드와 상기 감지 증폭기 회로의 제2 입력노드가 전기적으로 분리되는 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 10 |
10
제1항에 있어서, 상기 감지 증폭기 회로는 래치 타입 감지 증폭기 회로인 것을 특징으로 하는 반도체 메모리 장치의 감지 증폭기
|
| 11 |
11
복수의 메모리 셀들을 가지는 메모리 셀 어레이를 구비하는 반도체 메모리 장치에 포함되어 제1 입력 노드의 셀 전류와 제2 입력 노드의 기준 전류간의 차이를 센싱하여 증폭하는 감지 증폭기의 동작 방법은, 바이어스 전류를 공급받는 단계; 및 상기 감지 증폭기 회로의 상기 제1 및 제2 입력 노드로 바이어스 전류를 N배-여기서 N은 2이상의 자연수- 증폭시킨 제1 분배 전류 및 제2 분배 전류를 각각 제공하는 단계; 및감지 증폭기 인에이블 신호가 활성화되면 상기 N배 증폭된 상기 제1 및 제2 분배 전류를 분배하여 각각 상기 감지 증폭기 회로의 상기 제1 및 제2 입력 노드로 상기 셀 전류 및 기준 전류로서 제공하는 단계를 포함하는 것을 특징으로 하는 감지 증폭기의 동작 방법
|
| 12 |
12
제11항에 있어서, 워드라인에 의해 선택된 메모리 셀에 연결된 제1 비트라인 노드와 상기 감지 증폭기 회로의 제1 입력노드가 전기적으로 분리되고, 상기 메모리 셀에 대응되는 참조 셀에 연결된 제1 비트라인 노드와 상기 감지 증폭기 회로의 제2 입력노드가 전기적으로 분리되는 것을 특징으로 하는 감지 증폭기의 동작 방법
|
