| 1 |
1
각각의 메모리 셀이,
p형 기판에서 서로 분리되어 형성된 제1 n형 우물과 제2 n형 우물;
상기 제1 n형 우물과 제2 n형 우물 위에 형성된 플로팅 게이트;
상기 제1 n형 우물 위에서 상기 플로팅 게이트의 일측에 형성된 제1 금속 전극;
상기 제2 n형 우물 위에서 상기 플로팅 게이트의 타측에 형성된 제2 금속 전극;
상기 제1 n형 우물에서 상기 제1 금속 전극 아래에 형성된 제1 p+형 접합부와 제1 n+형 접합부; 및
상기 제2 n형 우물에서 상기 제2 금속 전극 아래에 형성된 제2 p+형 접합부와 제2 n+형 접합부를 포함한 비휘발성 메모리
|
| 2 |
2
제1항에 있어서,
상기 플로팅 게이트의 아래에 유전막이 형성된 비휘발성 메모리
|
| 3 |
3
제2항에 있어서, 상기 플로팅 게이트가,
상기 제1 n형 우물과 대향되어 커플링(coupling) 캐패시터를 형성하는 커플링 게이트 영역;
상기 제2 n형 우물과 대향되어 터널링(tunneling) 캐패시터를 형성하는 터널링 게이트 영역; 및
상기 커플링 게이트 영역과 상기 터널링 게이트 영역을 서로 연결하는 연결 영역을 포함한 비휘발성 메모리
|
| 4 |
4
제3항에 있어서, 상기 플로팅 게이트에서,
상기 커플링 게이트 영역이 상기 터널링 게이트 영역보다 넓음에 따라,
상기 플로팅 게이트에 전자들을 주입할 때에는 상기 제1 금속 전극에 정극성 전위가 인가되고 상기 제2 금속 전극에 접지 전위가 인가되며,
상기 플로팅 게이트에 주입되어 있는 전자들을 제거할 때에는 상기 제1 금속 전극에 접지 전위가 인가되고 상기 제2 금속 전극에 상기 정극성 전위가 인가되는 비휘발성 메모리
|
| 5 |
5
제4항에 있어서,
복수의 메모리 셀들 각각의 상기 커플링 게이트 영역들이 서로 인접하여 다각형을 형성한 비휘발성 메모리
|
| 6 |
6
제5항에 있어서,
상기 복수의 메모리 셀들 각각의 상기 터널링 캐패시터들이 상기 다각형의 주위에 배치된 비휘발성 메모리
|
| 7 |
7
제1항에 있어서,
상기 플로팅 게이트가 폴리 실리콘(poly silicon)으로써 형성된 비휘발성 메모리
|
| 8 |
8
제1항에 있어서,
상기 p형 기판에서 상기 제1 n형 우물과 제2 n형 우물 사이에 절연부가 형성된 비휘발성 메모리
|
| 9 |
9
제8항에 있어서,
상기 절연부가 유전체로써 형성된 비휘발성 메모리
|
| 10 |
10
제1항에 있어서,
상기 제1 금속 전극의 하부가 분기되어 상기 제1 p+형 접합부와 상기 제1 n+형 접합부 각각에 접합되고,
상기 제2 금속 전극의 하부가 분기되어 상기 제2 p+형 접합부와 상기 제2 n+형 접합부 각각에 접합되는 비휘발성 메모리
|
| 11 |
11
각각의 메모리 셀이,
n형 기판에서 서로 분리되어 형성된 제1 p형 우물과 제2 p형 우물;
상기 제1 p형 우물과 제2 p형 우물 위에 형성된 플로팅 게이트;
상기 제1 p형 우물 위에서 상기 플로팅 게이트의 일측에 형성된 제1 금속 전극;
상기 제2 p형 우물 위에서 상기 플로팅 게이트의 타측에 형성된 제2 금속 전극;
상기 제1 p형 우물에서 상기 제1 금속 전극 아래에 형성된 제1 n+형 접합부와 제1 p+형 접합부; 및
상기 제2 p형 우물에서 상기 제2 금속 전극 아래에 형성된 제2 n+형 접합부와 제2 p+형 접합부를 포함한 비휘발성 메모리
|
| 12 |
12
제11항에 있어서,
상기 플로팅 게이트의 아래에 유전막이 형성된 비휘발성 메모리
|
| 13 |
13
제12항에 있어서, 상기 플로팅 게이트가,
상기 제1 p형 우물과 대향되어 커플링(coupling) 캐패시터를 형성하는 커플링 게이트 영역;
상기 제2 p형 우물과 대향되어 터널링(tunneling) 캐패시터를 형성하는 터널링 게이트 영역; 및
상기 커플링 게이트 영역과 상기 터널링 게이트 영역을 서로 연결하는 연결 영역을 포함한 비휘발성 메모리
|
| 14 |
14
제13항에 있어서, 상기 플로팅 게이트에서,
상기 커플링 게이트 영역이 상기 터널링 게이트 영역보다 넓음에 따라,
상기 플로팅 게이트에 전자들을 주입할 때에는 상기 제1 금속 전극에 정극성 전위가 인가되고 상기 제2 금속 전극에 접지 전위가 인가되며,
상기 플로팅 게이트에 주입되어 있는 전자들을 제거할 때에는 상기 제1 금속 전극에 접지 전위가 인가되고 상기 제2 금속 전극에 상기 정극성 전위가 인가되는 비휘발성 메모리
|
| 15 |
15
제14항에 있어서,
복수의 메모리 셀들 각각의 상기 커플링 게이트 영역들이 서로 인접하여 다각형을 형성한 비휘발성 메모리
|
| 16 |
16
제15항에 있어서,
상기 복수의 메모리 셀들 각각의 상기 터널링 캐패시터들이 상기 다각형의 주위에 배치된 비휘발성 메모리
|
| 17 |
17
제11항에 있어서,
상기 플로팅 게이트가 폴리 실리콘(poly silicon)으로써 형성된 비휘발성 메모리
|
| 18 |
18
제11항에 있어서,
상기 n형 기판에서 상기 제1 p형 우물과 제2 p형 우물 사이에 절연부가 형성된 비휘발성 메모리
|
| 19 |
19
제18항에 있어서,
상기 절연부가 유전체로써 형성된 비휘발성 메모리
|
| 20 |
20
제11항에 있어서,
상기 제1 금속 전극의 하부가 분기되어 상기 제1 n+형 접합부와 상기 제1 p+형 접합부 각각에 접합되고,
상기 제2 금속 전극의 하부가 분기되어 상기 제2 n+형 접합부와 상기 제2 p+형 접합부 각각에 접합되는 비휘발성 메모리
|
