| 1 |
1
베이스 기재 상에 배치된 제1 전극;상기 제1 전극의 상부에서 상기 제1 전극과 마주하도록 배치된 제2 전극;상기 제1 전극과 상기 제2 전극 사이에 배치되고, 전하를 충전하거나 방전할 수 있는 플로팅 게이트;상기 제1 전극과 상기 플로팅 게이트 사이에 배치된 터널링 절연층;상기 플로팅 게이트와 상기 제2 전극 사이에 배치된 배리어 절연층; 및상기 터널링 절연층과 배리어 절연층을 관통하여 상기 제1 전극을 부분적으로 노출시키는 콘택홀을 통해서 일단부는 상기 제1 전극과 접촉하고 상기 일단부의 타단부는 상기 제2 전극과 접촉하도록 상기 제2 전극에서부터 상기 콘택홀의 측벽면의 일부를 따라 상기 제1 전극까지 연장된 반도체 패턴을 포함하고,쓰기 모드에서, 상기 제1 전극에 음의 전압이 인가되고 상기 제2 전극에 양의 전압이 인가되어 전자가 축적된 플로팅 게이트에 의해 상기 반도체 패턴은 음의 전계 효과에 의해 높은 저항을 갖고,읽기 모드에서 오프 상태가 되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 2 |
2
제1항에 있어서,상기 배리어 절연층은상기 제1 전극에 인가된 전압에 의해 생성된 전자가 상기 터널링 절연층을 통해 플로팅 게이트로 터널링한 후 축적될 수 있도록 상기 터널링 절연층보다 두껍게 형성되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 3 |
3
제1항에 있어서,상기 플로팅 게이트를 중심으로 상부 및 하부에 각각 배치된 제2 전극과 제1 전극 사이의 거리는 20 nm 이하인 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,소거 모드에서, 상기 제1 전극에 양의 전압이 인가되고 상기 제2 전극에 음의 전압이 인가되어 정공이 축적된 플로팅 게이트에 의해 상기 반도체 패턴은 양의 전계 효과에 의해 낮은 저항을 갖고,읽기 모드에서 온 상태가 되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 6 |
6
제1항에 있어서,상기 베이스 기재의 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향으로 다수개가 일렬로 배열된 워드 라인들과, 상기 워드 라인들과 교차하도록 상기 제2 방향으로 연장되고 상기 제1 방향으로 다수개가 일렬로 배열된 비트 라인들을 포함하되,상기 워드 라인들과 상기 비트 라인들의 교차 영역들 각각에 제1 전극, 제2 전극 및 플로팅 게이트가 배치되고 제1 전극과 제2 전극이 반도체 패턴에 의해 연결되고,제1 전극이 워드 라인과 연결되어 드레인 전극이 되며제2 전극이 비트 라인과 연결되어 소스 전극이 되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 7 |
7
제1항에 있어서,상기 반도체 패턴은 이황화 몰리브덴(MoS2), 텅스텐 디셀레나이드(WSe2), 이황화 텅스텐(WS2), 이셀렌화 몰리브덴(MoSe2), 실리콘(Si), 게르마늄(Ge), 산화 아연(ZnO), 인듐-갈륨-아연 산화물(IGZO), 반도체성 탄소나노튜브(semiconducting CNT) 및 블랙 포스포러스(Black phosphorous, BP) 중 선택된 어느 하나로 형성되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 8 |
8
제1항에 있어서,상기 터널링 절연층은육방정계 질화붕소(h-BN), 산화알루미늄(Al2O3), 산화하프늄(HfO2) 및 질화규소(Silicon nitride) 중 선택된 어느 하나로 형성되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 9 |
9
제1항에 있어서,상기 플로팅 게이트는 그래핀으로 형성된 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 10 |
10
베이스 기재의 제1 방향으로 연장되고 상하 방향으로 서로 마주하는 수평 전극 라인들 사이에 상기 제1 방향과 교차하는 제2 방향으로 연장된 수직 전극 라인이 개재되어 수평 전극 라인들과 수직 전극 라인들이 상하 방향으로 교호적으로 순차 적층되고, 상하 방향으로 마주하는 1개의 수평 전극 라인과 1개의 수직 전극 라인이 교차하는 교차 영역에 반도체 소자가 구비되며,상기 반도체 소자는상하 방향으로 마주하는 1개의 수평 전극 라인과 1개의 수직 전극 라인 중에서 상기 교차 영역에서 하부에 배치된 일 전극 라인과 연결된 제1 전극; 상하 방향으로 마주하는 1개의 수평 전극 라인과 1개의 수직 전극 라인 중에서 상기 교차 영역에서 상부에 배치된 다른 전극 라인과 연결되어 상기 제1 전극과 마주하는 제2 전극;상기 제1 전극과 제2 전극 사이에 개재되고 전하를 충전하거나 방전할 수 있는 플로팅 게이트; 상기 제1 전극과 상기 플로팅 게이트 사이에 배치된 터널링 절연층;상기 플로팅 게이트와 상기 제2 전극 사이에 배치된 배리어 절연층; 및상기 터널링 절연층과 배리어 절연층을 관통하여 상기 제1 전극을 부분적으로 노출시키는 콘택홀을 통해서 일단부는 상기 제1 전극과 접촉하고 상기 일단부의 타단부는 상기 제2 전극과 접촉하도록 상기 제2 전극에서부터 상기 콘택홀의 측벽면의 일부를 따라 상기 제1 전극까지 연장된 반도체 패턴을 포함하고,쓰기 모드에서, 상기 제1 전극에 음의 전압이 인가되고 상기 제2 전극에 양의 전압이 인가되어 전자가 축적된 플로팅 게이트에 의해 상기 반도체 패턴은 음의 전계 효과에 의해 높은 저항을 갖고,읽기 모드에서 오프 상태가 되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 11 |
11
제10항에 있어서,상하 방향으로 2개의 서로 마주하는 수평 전극 라인들과 이들 사이에 개재된 1개의 수직 전극 라인에 의해서, 1개의 수직 전극 라인을 공유하여 2개의 반도체 소자가 구비되는 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
| 12 |
12
제10항에 있어서,수평 방향에서 수평 전극 라인들은 상기 제2 방향으로 일렬로 배열되고 수직 전극 라인들은 상기 제1 방향으로 일렬로 배열되어 반도체 소자들이 3차원 배열된 것을 특징으로 하는,수직형 터널링 랜덤 액세스 메모리
|
