| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 둘 이상의 비정질 상태의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계;상기 가변 저항층 상에 상부 전극을 형성하는 단계; 및상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계를 포함하는,상기 열처리를 통해 결정화시키는 단계는 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것을 특징으로 하는,결정질 산화막을 포함한 저항 메모리 소자 제조 방법
|
| 5 |
5
제 4 항에 있어서,상기 금속 산화물 박막 중 어느 하나를 열처리를 통해 결정화시키는 단계는, 상기 금속 산화물 박막 중 결정화 온도가 가장 낮은 금속 산화물의 결정화 온도 이상 내지 상기 금속 산화물 박막 중 결정화 온도가 가장 높은 금속 산화물의 결정화 온도 미만의 온도로 열처리하는 것을 특징으로 하는,결정질 산화막을 포함한 저항 메모리 소자 제조 방법
|
| 6 |
6
제 4 항 또는 제 5 항에 있어서,상기 금속 산화물은 ZrO2, TiO2, Al2O3, HfO2, CeO2, Gd2O3, Ta2O3, Nb2O3, Dy2O3, V2O5, ZnO Y2O3, Mo2O3, La2O3, Er2O3, Yb2O3 및 Lu2O3 으로 이루어진 그룹에서 선택되는,결정질 산화막을 포함한 저항 메모리 소자 제조 방법
|
| 7 |
7
기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 둘 이상의 서로 동일한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고,상기 가변 저항층을 형성하는 단계는, i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계; ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및 iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 동일한 금속 산화물 박막을 증착시키는 단계를 포함하는,결정질 산화막을 포함한 저항 메모리 소자 제조 방법
|
| 8 |
8
기판 상에 하부 전극을 형성하는 단계;상기 하부 전극 상에 둘 이상의 서로 상이한 금속 산화물 박막을 가변 저항층으로서 형성하는 단계; 및상기 가변 저항층 상에 상부 전극을 형성하는 단계를 포함하고,상기 가변 저항층을 형성하는 단계는, i) 상기 하부 전극 상에 비정질 상태의 금속 산화물 박막을 증착시키는 단계; ii) 상기 i)의 금속 산화물 박막을 열처리를 통해 결정화시키는 단계; 및 iii) 상기 결정화된 금속 산화물 박막 위에 비정질 상태의 상이한 금속 산화물 박막을 증착시키는 단계를 포함하는,결정질 산화막을 포함한 저항 메모리 소자 제조 방법
|
