맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

조건실행을 지원하는 재구성 가능한 프로세싱 요소의배열구조

  • 기술번호 : KST2015159079
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 조건실행(predicated execution)을 지원할 수 있는 재구성 가능한 프로세싱 요소의 배열구조에 관한 것이다. 더욱 상세하게는, 프로세서 내의 각 프로세싱 요소에서 조건 연산을 수행한 후, 조건실행 버스(predicated bus)를 통해 조건 정보를 교환하는 방식으로 루프(loop)내부의 조건 분기 실행을 지원하는 재구성 가능한 프로세싱 요소의 배열구조에 관한 것이다. 본 발명에서는 프로세서 내의 각 프로세싱 요소를, 조건정보의 전송 기능을 수행하는 조건실행 버스를 통해 상호 연결함으로써, 공유 레지스터 파일 없이도 조건실행을 지원하는 것이 가능하다. 본 발명에 의한 조건실행을 지원하는 프로세싱 요소의 배열 구성에 의해, 프로세서의 처리 속도 향상 및 프로세서의 전체 크기를 줄이는 것이 가능하다. 프로세싱 요소, ALU, 배열, 재구성, 조건실행, 연결구조
Int. CL G06F 12/02 (2000.01) G06F 9/32 (2000.01) G06F 13/00 (2000.01) G06F 9/00 (2000.01)
CPC G06F 15/163(2013.01) G06F 15/163(2013.01) G06F 15/163(2013.01)
출원번호/일자 1020050008689 (2005.01.31)
출원인 재단법인서울대학교산학협력재단
등록번호/일자 10-0722770-0000 (2007.05.22)
공개번호/일자 10-2006-0087836 (2006.08.03) 문서열기
공고번호/일자 (20070530) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.01.31)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최기영 대한민국 서울 서초구
2 정진용 대한민국 서울 관악구
3 이종은 대한민국 경기 용인시
4 김윤진 대한민국 서울 송파구
5 강신원 대한민국 서울 영등포구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 재단법인서울대학교산학협력재단 대한민국 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.01.31 수리 (Accepted) 1-1-2005-0058256-38
2 공지예외적용주장대상(신규성,출원시의특례)증명서류제출서
Submission of Document Verifying Exclusion from Being Publically Known (Novelty, Special Provisions for Application)		 2005.02.01 수리 (Accepted) 1-1-2005-5014785-98
3 의견제출통지서
Notification of reason for refusal		 2006.05.25 발송처리완료 (Completion of Transmission) 9-5-2006-0301585-60
4 지정기간연장신청서
Request for Extension of Designated Period		 2006.07.24 수리 (Accepted) 1-1-2006-0524254-35
5 지정기간연장신청서
Request for Extension of Designated Period		 2006.08.23 수리 (Accepted) 1-1-2006-0601384-02
6 지정기간연장신청서
Request for Extension of Designated Period		 2006.09.25 수리 (Accepted) 1-1-2006-0690751-19
7 명세서등보정서
Amendment to Description, etc.		 2006.10.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0774659-64
8 의견서
Written Opinion		 2006.10.25 수리 (Accepted) 1-1-2006-0774660-11
9 등록결정서
Decision to grant		 2007.02.26 발송처리완료 (Completion of Transmission) 9-5-2007-0109731-15
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.01.29 수리 (Accepted) 4-1-2008-5015497-73
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.22 수리 (Accepted) 4-1-2014-5100909-62
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.03.20 수리 (Accepted) 4-1-2015-5036045-28
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
재구성 가능한 2이상의 프로세싱 요소들과; 상기 프로세싱 요소들이 조건정보를 상호 송수신할 수 있도록 상기 프로세싱 요소를 연결시키는 하나 이상의 1비트 조건실행 버스를 포함하되, 상기 프로세싱 요소는, 메모리 버스 또는 다른 프로세싱 요소들로부터 수신한 데이터 중에서 하나의 피연산자를 출력하는 멀티플렉서; 및 상기 조건실행 버스와 연결된 산술논리장치(ALU)를 포함하되, 상기 산술논리장치(ALU)는, 상기 조건실행 버스에 의해 연결된 다른 프로세싱 요소로부터 조건정보를 입력신호(c)로서 수신하고, 상기 수신된 입력신호(c)에 따라 상기 멀티플렉서로부터 수신한 피연산자들이 조건을 만족하는지 여부를 판단하며, 상기 판단 결과값을 다른 프로세싱 요소의 조건정보로 이용하기 위해 상기 조건실행 버스에 의해 연결된 다른 프로세싱 요소로 제1 출력신호(t)로서 출력하는 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
2 2
제 1 항에 있어서, 상기 프로세싱 요소는, 상기 조건실행 버스로부터 수신하는 조건정보가 2이상인 경우 어느 하나의 조건정보만을 선택하는 기능을 수행하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
3 3
제 1 항에 있어서, 상기 프로세싱 요소는, 상기 산술논리장치에서 출력되는 조건만족 여부의 판단결과의 전송을 동기화시키기 위한 레지스터를 더 포함하는 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
4 4
제 1 항에 있어서, 상기 산술논리장치는, 상기 조건만족 여부의 판단결과를 메모리 버스로 전송할 것인지 여부를 결정하는 신호를 제2 출력신호(w)로서 출력하는 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
5 5
제 1 항에 있어서, 상기 조건실행 버스는, 각각 상기 모든 프로세싱 요소를 상호 연결하는 하나 이상의 1비트 버스로 구성된 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
6 6
제 1 항에 있어서, 상기 조건실행 버스는, 상기 모든 프로세싱 요소를 각각 바로 이웃하는 프로세싱 요소들에 상호 연결시키는 1비트 버스로 구성된 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
7 7
제 1 항에 있어서, 상기 조건실행 버스는, 각각 동일한 칼럼(column) 또는 동일한 로우(row) 상에 배열되어 있는 모든 프로세싱 요소들을 상호 연결하는 1비트 버스로 구성된 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
8 8
제 1 항에 있어서, 상기 조건실행 버스는, 동일한 칼럼(column) 또는 동일한 로우(row) 상에 배열되어 있는 프로세싱 요소들 중에서, 각각 한쪽 절반의 프로세싱 요소들을 상호연결하는 1비트 버스와, 다른쪽 절반의 프로세싱 요소들을 상호 연결하는 1비트 버스로 구성된 것을 특징으로 하는 재구성 가능한 프로세싱 요소의 배열구조
9 9
삭제
10 9
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.