요약 | 본 발명은 HEMT 소자의 광폭 식각방법에 관한 것으로, 채널층, 베리어층, 캡층 및 소스와 드레인 전극이 형성된 반도체 기판상에 광폭 식각 영역을 정의하기 위하여 제1패턴을 형성하는 단계, 상기 제1패턴을 마스크로 광폭 식각 영역의 캡층 일부를 식각하는 단계, 상기 반도체 기판상에 게이트 영역을 정의하기 위하여 제2패턴을 형성하는 단계, 상기 제2패턴을 마스크로 게이트 영역의 캡층을 모두 식각하는 단계 및 게이트 전극을 형성하는 단계를 포함하는 것으로 상기 광폭 식각 영역은 상기 게이트와 드래인의 사이에 정의되나, 게이트와 이격되게 형성한다. 따라서, 본 발명은 게이트와 소스 사이의 저항 증가현상이 억제되어 트랜지스터 본래의 높은 전류 밀도를 유지할 수 있으며, 항복 전압 특성을 향상시킬 수 있는 HEMT 소자 광폭 식각 방법을 제공할 수 있다. 고 전계 이동도 트랜지스터(HEMT), 광폭 식각, 항복전압 |
---|---|
Int. CL | H01L 21/3065 (2006.01) |
CPC | H01L 29/66462(2013.01) |
출원번호/일자 | 1020050118372 (2005.12.06) |
출원인 | 재단법인서울대학교산학협력재단 |
등록번호/일자 | 10-0695670-0000 (2007.03.09) |
공개번호/일자 | |
공고번호/일자 | (20070316) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2005.12.06) |
심사청구항수 | 5 |