| 1 |
1
기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮으며 상기 기판 상에 제1 절연층을 형성하는 단계;상기 제1 절연층의 상단을 할로겐 가스를 이용하여 플라즈마 처리하는 단계;상기 제1 절연층 상에 상기 게이트 전극에 대응되도록 산화물 반도체층을 형성하는 단계; 및상기 제1 절연층 상에 상기 반도체층의 일부와 접촉하는 소스전극 및 드레인전극을 형성하는 단계;를 포함하는박막 트랜지스터의 제조 방법
|
| 2 |
2
제1 항에 있어서,상기 할로겐 가스는 트리플루오르화질소(nitrogen fluoride; NF3)를 포함하는박막 트랜지스터의 제조 방법
|
| 3 |
3
제1 항에 있어서,상기 제1 절연층은 고유전성 산화막을 포함하는 박막 트랜지스터의 제조 방법
|
| 4 |
4
제3 항에 있어서,상기 제1 절연층은 하프늄옥사이드(Hafnuim oxide; HfOx)를 포함하는 박막 트랜지스터의 제조 방법
|
| 5 |
5
제1 항에 있어서,상기 제1 절연층을 형성하는 단계는, 용액공정(Sol-gel process)에 의해 상기 제1 절연층을 형성하는 박막 트랜지스터의 제조 방법
|
| 6 |
6
제5 항에 있어서,상기 제1 절연층을 형성하는 단계는,염화하프늄(hafnium chloride; HfCl4)을 아세토니트릴(acetonitrile) 및 에틸렌글리콜(ethylenglycol) 중 적어도 하나를 포함하는 용매에 용해시킨 용액을 이용하여 상기 용액공정을 수행하는 박막 트랜지스터의 제조 방법
|
| 7 |
7
제1 항에 있어서,상기 제1 절연층을 어닐링하는 단계;를 더 포함하는박막 트랜지스터의 제조 방법
|
| 8 |
8
제1 항에 있어서,상기 반도체층은 비정질 금속 산화물을 포함하는 박막 트랜지스터의 제조 방법
|
| 9 |
9
제8 항에 있어서,상기 반도체층은 아연주석산화물(ZTO)를 포함하는 박막 트랜지스터의 제조 방법
|
| 10 |
10
제1 항에 있어서,상기 반도체층을 형성하는 단계는, 스핀코팅 또는 잉크젯 프린팅 공정에 의해 상기 반도체층을 형성하는 박막 트랜지스터의 제조 방법
|
| 11 |
11
기판;상기 기판 상에 구비된 게이트 전극;상기 게이트 전극을 덮으며 상기 기판 상에 구비되고, 할로겐 가스에 의해 상단이 플라즈마 처리된 제1 절연층;상기 제1 절연층 상에 상기 게이트 전극에 대응되도록 구비된 산화물 반도체층; 및상기 제1 절연층 상에 구비되어 상기 반도체층의 일부와 접촉하는 소스전극 및 드레인전극;을 포함하는박막 트랜지스터
|
| 12 |
12
제11 항에 있어서,상기 할로겐 가스는 트리플루오르화질소(nitrogen fluoride; NF3)를 포함하는박막 트랜지스터
|
| 13 |
13
제11 항에 있어서,상기 제1 절연층은 고유전성 산화막을 포함하는 박막 트랜지스터
|
| 14 |
14
제13 항에 있어서,상기 제1 절연층은 하프늄옥사이드(Hafnuim oxide; HfOx)를 포함하는 박막 트랜지스터
|
| 15 |
15
제11 항에 있어서,상기 반도체층은 비정질 금속 산화물을 포함하는 박막 트랜지스터
|
| 16 |
16
제15 항에 있어서,상기 반도체층은 아연주석산화물(ZTO)를 포함하는 박막 트랜지스터의 제조 방법
|
| 17 |
17
기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮으며 상기 기판 상에 제1 절연층을 형성하는 단계;상기 제1 절연층의 상단을 할로겐 가스를 이용하여 플라즈마 처리하는 단계;상기 제1 절연층 상에 상기 게이트 전극에 대응되도록 산화물 반도체층을 형성하는 단계; 상기 제1 절연층 상에 상기 반도체층의 일부와 접촉하는 소스전극 및 드레인전극을 형성하는 단계;상기 반도체층, 상기 소스전극 및 상기 드레인전극을 덮으며 상기 제1 절연층 상에 형성되고, 상기 소스전극 또는 상기 드레인전극을 노출시키는 제1 홀을 포함하는 제2 절연층을 형성하는 단계; 및상기 제1 홀을 채우며 상기 제2 절연층 상에 화소전극을 형성하는 단계;를 포함하는평판 표시 장치용 백플레인의 제조 방법
|
