| 1 |
1
디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터에 있어서, 기판;상기 기판 위에 위치하는 제1 게이트 전극;상기 제1 게이트 전극 위에 위치하는 소스 전극 및 드레인 전극; 및 상기 소스 전극 및 상기 드레인 전극 위에 위치하는 제2 게이트 전극;을 포함하되, 상기 제2 게이트 전극의 일단과 상기 소스 전극 사이의 수직한 거리의 폭 및 상기 제2 게이트 전극의 타단과 상기 드레인 전극 사이의 수직한 거리의 폭 중 적어도 하나를 의미하는 오프셋은 0
|
| 2 |
2
제1항에 있어서, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 전기적으로 연결되어 동일한 전압을 인가받는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 산화물 반도체 트랜지스터는, 상기 제1 게이트 전극과 상기 제2 게이트 전극을 전기적으로 연결하는 연결전극;을 더 포함하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 4 |
4
제1항에 있어서, 상기 산화물 반도체 트랜지스터는, 상기 제1 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 위치하는 게이트 절연막; 상기 게이트 절연막과 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 산화물 반도체층; 및 상기 소스 전극 및 상기 드레인 전극과 상기 제2 게이트 전극 사이에 위치하는 보호층;을 더 포함하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 5 |
5
제4항에 있어서, 상기 소스 전극과 상기 드레인 전극은 수평 방향으로 위치하되, 상기 산화물 반도체 트랜지스터는 적어도 일부가 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 에치 스토퍼;를 더 포함하는 것을 특징으로 산화물 반도체 트랜지스터
|
| 6 |
6
제5항에 있어서,상기 게이트 절연막, 상기 에치 스토퍼, 상기 보호층 중 적어도 하나는 산화물 또는 금속 산화물인 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 산화물 반도체층은 인듐 갈륨 징크 옥사이드(IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나를 포함하여 형성된 비정질 혹은 다결정질로 구성되는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 8 |
8
디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터에 있어서, 기판;상기 기판 위에 위치하는 제1 게이트 전극;상기 제1 게이트 전극 위에 위치하는 소스 전극 및 드레인 전극; 및 상기 소스 전극 및 상기 드레인 전극 위에 위치하는 제2 게이트 전극;을 포함하되, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 동일 축 상에 위치하고, 상기 제2 게이트 전극의 폭은 상기 제1 게이트 전극의 폭 보다 짧으며, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 전기적으로 연결되어 동일한 전압을 인가받으며, 상기 제2 게이트 전극의 일단과 상기 소스 전극 사이의 수직한 거리의 폭 및 상기 제2 게이트 전극의 타단과 상기 드레인 전극 사이의 수직한 거리의 폭 중 적어도 하나를 의미하는 오프셋은 0
|
| 9 |
9
제8항에 있어서,상기 제2 게이트 전극의 폭은 상기 소스 전극과 상기 드레인 전극 사이의 폭 보다 짧은 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 10 |
10
디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터의 제조 방법에 있어서,기판 위에 제1 게이트 전극을 형성하는 단계;상기 제1 게이트 전극 위에 게이트 절연막, 산화물 반도체층 및 에치 스토퍼를 순차적으로 형성하는 단계; 상기 게이트 절연막, 상기 산화물 반도체층 및 상기 에치 스토퍼의 위에 소스 전극/드레인 전극을 형성하는 단계;상기 소스 전극/드레인 전극 위에 보호층을 형성하는 단계; 및상기 보호층의 위에 제2 게이트 전극 및 상기 제1 게이트 전극과 상기 제2 게이트 전극을 전기적으로 연결하는 연결 전극을 형성하는 단계;를 포함하되,상기 제2 게이트 전극의 일단과 상기 소스 전극 사이의 수직한 거리의 폭 및 상기 제2 게이트 전극의 타단과 상기 드레인 전극 사이의 수직한 거리의 폭 중 적어도 하나를 의미하는 오프셋은 0
|
