1 |
1
게이트 전극,상기 게이트 전극과 중첩하는 반도체,상기 반도체와 전기적으로 연결되어 있는 소스 전극, 상기 반도체와 전기적으로 연결되어 있으며 상기 소스 전극과 마주하는 드레인 전극, 그리고상기 게이트 전극과 상기 반도체 사이에 위치하는 알루미늄 산화물 층;상기 알루미늄 산화물 층과 상기 게이트 전극 사이에 위치하는 금속 산화물층을 포함하고,상기 금속 산화물 층은 YOx, TiOx, MgO, CaO, SrO, BaO, Ta2O5 또는 이들의 조합을 포함하고, 상기 알루미늄 산화물 층은 상기 반도체와 접촉하고,상기 알루미늄 산화물 층은 20nm 내지 50nm의 두께를 갖고,상기 금속 산화물층은 10nm 내지 90nm의 두께를 갖는 박막 트랜지스터
|
2 |
2
삭제
|
3 |
3
삭제
|
4 |
4
삭제
|
5 |
5
삭제
|
6 |
6
삭제
|
7 |
7
제1항에서,상기 반도체는 산화물 반도체인 박막 트랜지스터
|
8 |
8
제7항에서,상기 산화물 반도체는 아연(Zn), 인듐(In) 및 주석(Sn)에서 선택된 적어도 하나를 포함하는 산화물을 포함하는 박막 트랜지스터
|
9 |
9
게이트 전극을 형성하는 단계,상기 게이트 전극 상에 금속 산화물층을 형성하는 단계;상기 금속 산화물층 상에 알루미늄 산화물층을 형성하는 단계:상기 알루미늄 산화물층 상에 상기 게이트 전극과 중첩하며 상기 알루미늄 산화물층과 접촉하는 반도체를 형성하는 단계,상기 반도체와 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고,상기 금속 산화물 층은 YOx, TiOx, MgO, CaO, SrO, BaO, Ta2O5 또는 이들의 조합을 포함하고,상기 알루미늄 산화물 층은 20nm 내지 50nm의 두께를 갖고,상기 금속 산화물층은 10nm 내지 90nm의 두께를 갖는,박막 트랜지스터의 제조 방법
|
10 |
10
제9항에서,상기 금속 산화물층을 형성하는 단계 및 알루미늄 산화물층을 형성하는 단계는 용액 공정으로 수행하는 박막 트랜지스터의 제조 방법
|
11 |
11
삭제
|
12 |
12
삭제
|
13 |
13
제9항에서,상기 알루미늄 산화물 층을 형성하는 단계는 알루미늄 히드록시드, 알루미늄 알콕사이드, 알루미늄 시트레이트, 알루미늄 아세테이트, 알루미늄 카보네이트, 알루미늄 (메타)아크릴레이트, 알루미늄 나이트레이트, 알루미늄 아세틸아세토네이트, 알루미늄 할라이드, 알루미늄 티오카바메이트, 알루미늄 설포네이트, 알루미늄 운데실레이트, 알루미늄 보레이트 및 이들의 수화물에서 선택된 적어도 하나를 포함하는 알루미늄 전구체 용액을 사용하고,상기 금속 산화물 층을 형성하는 단계는 금속 히드록시드, 금속 알콕사이드, 금속 시트레이트, 금속 아세테이트, 금속 카보네이트, 금속 (메타)아크릴레이트, 금속 나이트레이트, 금속 아세틸아세토네이트, 금속 할라이드, 금속 티오카바메이트, 금속 설포네이트, 금속 운데실레이트, 금속 보레이트 및 이들의 수화물에서 선택된 적어도 하나를 포함하는 금속 전구체 용액을 사용하며,상기 금속은 마그네슘(Mg), 칼슘(Ca), 이트륨(Y), 스트론튬(Sr), 탄탈륨(Ta), 바륨(Ba) 및 티타늄(Ti)에서 선택된 적어도 하나를 포함하는박막 트랜지스터의 제조 방법
|
14 |
14
제10항에서,상기 금속 산화물층을 형성하는 단계 및 알루미늄 산화물층을 형성하는 단계에서 수행되는 용액 공정은 100℃ 내지 400℃의 온도에서 어닐링하는 단계를 포함하는 박막 트랜지스터의 제조 방법
|
15 |
15
제9항에서,상기 반도체를 형성하는 단계는 용액 공정으로 수행하는 박막 트랜지스터의 제조 방법
|
16 |
16
제15항에서,상기 반도체를 형성하는 단계는 아연(Zn), 인듐(In) 및 주석(Sn)에서 선택된 적어도 하나를 포함하는 전구체 용액을 적용하는 단계, 그리고상기 전구체 용액을 열처리하여 산화물 반도체로 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법
|
17 |
17
제1항, 제7항, 제8항 중 어느 한 항에 따른 박막 트랜지스터를 포함하는 표시 장치
|