| 1 |
1
(a) 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층을 준비하는 단계;(b) 상기 제2 장벽층 상에, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 형성하되, 상기 제1 유전박막은 나노미터 크기의 폭을 갖도록 형성하는 단계; 및(c) 상기 유전박막 패턴이 형성된 화합물 반도체층을 열처리하여, 상기 제2 유전박막의 하부에 해당하는 화합물 반도체층의 영역에서 상기 우물층의 원소와 상기 장벽층들의 원소 사이의 인터믹싱을 유발하는 단계를 포함하는 양자점 제조방법
|
| 2 |
2
제1항에 있어서,상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층인 양자점 제조방법
|
| 3 |
3
제1항에 있어서, 상기 (b) 단계는상기 제2 장벽층 상에 레지스트층을 형성하는 단계;상기 레지스트층을 식각하여 상기 제2 장벽층의 일부를 노출시키는 홀 패턴을 형성하는 단계;상기 제2 장벽층의 노출된 부분에 상기 제1 및 제2 유전박막 중 어느 한 유전박막을 증착하는 단계; 및상기 제2 장벽층 상에 남아있는 레지스트층을 제거한 후, 상기 제2 장벽층 상에 상기 제1 및 제2 유전박막 중 나머지 유전박막을 증착하는 단계를 포함하는 양자점 제조방법
|
| 4 |
4
제1항에 있어서,상기 제1 유전박막 및 상기 제2 유전박막은 금속 산화물막인 양자점 제조방법
|
| 5 |
5
제4항에 있어서,상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함하는 양자점 제조방법
|
| 6 |
6
제1항에 있어서, 상기 (c) 단계에서의 열처리는300 내지 900℃의 온도에서 50 내지 200초 동안 수행하는 양자점 제조방법
|
| 7 |
7
제1항에 있어서, 상기 (c) 단계 후에상기 유전박막 패턴을 제거하는 단계를 더 포함하는 양자점 제조방법
|
| 8 |
8
제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층; 및상기 제2 장벽층 상에 위치하는, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 포함하고,상기 제1 유전박막은 나노미터 크기의 폭을 가지며, 상기 제2 유전박막 하부에 해당하는 우물층 영역은 상기 제1 유전박막의 하부에 해당하는 우물층 영역보다 넓은 밴드갭을 갖는, 양자점을 구비한 반도체 구조물
|
| 9 |
9
제8항에 있어서,상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층인 양자점을 구비한 반도체 구조물
|
| 10 |
10
제8항에 있어서,상기 제1 유전박막 및 상기 제2 유전박막은 금속 산화물막인 양자점을 구비한 반도체 구조물
|
| 11 |
11
제10항에 있어서,상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함하는 양자점을 구비한 반도체 구조물
|
