| 1 |
1
기판 상에 이격되어 위치하는 소스 전극 및 드레인 전극; 및상기 소스 전극과 상기 드레인 전극 사이에 위치하는 게이트 전극을 포함하고,상기 게이트 전극은,상기 기판 상에 위치하는 복수의 제1 게이트 발 및 복수의 제2 게이트 발을 포함하는 게이트 발(Gate Foot); 및상기 게이트 발 상에 위치하고, 상기 게이트 발보다 크기가 큰 게이트 머리(Gate Head)를 포함하되,상기 제2 게이트 발은 상기 제1 게이트 발보다 큰 게이트 길이(Gate Length)를 갖고, 상기 제1 게이트 발과 상기 제2 게이트 발은 교대로 배열되는 반도체 소자
|
| 2 |
2
제1항에 있어서,상기 제2 게이트 발은,상기 제1 게이트 발과 동일한 게이트 폭(Gate Width)을 갖는 반도체 소자
|
| 3 |
3
제1항에 있어서,상기 제2 게이트 발은,상기 제1 게이트 발보다 큰 게이트 폭(Gate Width)을 갖는 큰 반도체 소자
|
| 4 |
4
제1항에 있어서,상기 제2 게이트 발은,상기 제1 게이트 발보다 작은 게이트 폭(Gate Width)을 갖는 반도체 소자
|
| 5 |
5
제1항에 있어서,상기 제2 게이트 발은,상기 게이트 머리와 동일한 게이트 길이(Gate Length)를 갖거나 상기 게이트 머리보다 작은 게이트 길이(Gate Length)를 갖는 반도체 소자
|
| 6 |
6
제1항에 있어서,상기 제1 게이트 발과 상기 제2 게이트 발은,하나의 막으로 형성되는 반도체 소자
|
| 7 |
7
제1항에 있어서,상기 제1 게이트 발과 상기 제2 게이트 발은,0
|
| 8 |
8
제1항에 있어서,상기 게이트 머리는,상기 제1 게이트 발을 중심으로 상기 소스 전극 방향 및 드레인 전극 방향으로 대칭 확장된 구조를 가지는 반도체 소자
|
| 9 |
9
제1항에 있어서,상기 게이트 머리는,상기 제1 게이트 발을 중심으로 상기 소스 전극 방향 및 드레인 전극 방향으로 비대칭 확장된 구조를 가지는 반도체 소자
|
| 10 |
10
제1항에 있어서,상기 제1 게이트 발과 제2 게이트 발은,동일한 소자 내에서 형성되는 반도체 소자
|
| 11 |
11
기판 상에 이격되어 위치하는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극을 덮고, 교대로 배열된 복수의 제1 개구부들 및 복수의 제2 개구부들을 포함하고, 상기 복수의 제2 개구부들의 길이가 상기 복수의 제1 개구부들에 비해 큰 값을 갖는 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 덮고, 상기 복수의 제1 개구부들 및 상기 제2 개구부들을 노출시키는 제3 개구부를 포함하는 제2 포토레지스트 패턴을 형성하는 단계; 및상기 복수의 제1 개구부들 내에 위치된 제1 게이트 발들, 상기 복수의 제2 개구부들 내에 위치된 제2 게이트 발들 및 상기 제3 개구부 내에 위치된 게이트 머리를 포함하는 게이트 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 12 |
12
제11항에 있어서,상기 복수의 제1 개구부들 및 상기 복수의 제2 개구부들은 서로 연결된 반도체 소자의 제조 방법
|
| 13 |
13
제11항에 있어서,상기 제2 개구부는,상기 제1 개구부와 동일한 폭을 갖는 반도체 소자의 제조 방법
|
| 14 |
14
제11항에 있어서,상기 제2 개구부는,상기 제1 개구부보다 큰 폭을 갖는 반도체 소자의 제조 방법
|
| 15 |
15
제11항에 있어서,상기 제2 개구부는,상기 제1 개구부보다 작은 폭을 갖는 반도체 소자의 제조 방법
|
| 16 |
16
제11항에 있어서,상기 제2 개구부는,상기 제3 개구부와 동일한 길이를 갖거나 상기 제3 개구부보다 작은 값의 길이를 갖는 반도체 소자의 제조 방법
|
| 17 |
17
제11항에 있어서,상기 제3 개구부는,상기 제1 개구부를 중심으로 상기 소스 전극 방향 및 상기 드레인 전극 방향으로 대칭 확장된 구조를 갖는 반도체 소자의 제조 방법
|
| 18 |
18
제11항에 있어서,상기 제3 개구부는,상기 제1 개구부를 중심으로 상기 소스 전극 방향 및 상기 드레인 전극 방향으로 비대칭 확장된 구조를 갖는 반도체 소자의 제조 방법
|
