1 |
1
제1전극 및 제2전극 사이에 고분자층 및 탄소질층이 교대로 적층된 구조를 갖고,하기 식을 만족하며,전극은 제1전극 및 제2전극만 포함하고,탄소질층은 전하 트랩층으로 작용하며,각 고분자층은 독립적으로 아크릴계 고분자, 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 자일리렌계 고분자, 비닐알콜계 고분자, 메틸실록산 고분자 중에서 선택되는 1종 이상을 포함하고,전류-전압(I-V) 특성 곡선에서 적어도 3개 이상의 레벨을 나타내며, 펄스 형태의 전압을 연속적으로 인가할 경우 온 상태, 오프 상태, 및 온 상태와 오프 상태 사이의 중간 상태를 나타내는 것을 특징으로 하는 멀티레벨 메모리 소자
|
2 |
2
제1항에 있어서,고분자층은 제1전극 및 제2전극 사이에서 각각 최상층 및 최하층으로 배치되고, n은 m+1인 것을 특징으로 하는 멀티레벨 메모리 소자
|
3 |
3
제1항에 있어서,제1전극, 제1전극 위에 형성되는 제1고분자층, 제1고분자층 위에 형성되는 제1탄소질층, 제1탄소질층 위에 형성되는 제2고분자층, 제2고분자층 위에 형성되는 제2탄소질층, 제2탄소질층 위에 형성되는 제3고분자층, 제3고분자층 위에 형성되는 제2전극을 포함하는 멀티레벨 메모리 소자
|
4 |
4
삭제
|
5 |
5
제1항에 있어서,각 탄소질층은 독립적으로 그래핀, 그래파이트, 탄소나노튜브 중에서 선택되는 1종 이상을 포함하는 것을 특징으로 하는 멀티레벨 메모리 소자
|
6 |
6
제1항에 있어서,각 고분자층의 평균 두께는 독립적으로 100 내지 600 nm인 것을 특징으로 하는 멀티레벨 메모리 소자
|
7 |
7
제1항에 있어서,각 탄소질층의 평균 두께는 독립적으로 1 내지 5 nm인 것을 특징으로 하는 멀티레벨 메모리 소자
|
8 |
8
제1항에 있어서,제1전극은 투명 전극인 것을 특징으로 하는 멀티레벨 메모리 소자
|
9 |
9
제1항에 있어서,제1전극 하부에 형성되는 기판을 추가로 포함하고, 기판은 투명 기판, 연성 기판 또는 투명 연성 기판인 것을 특징으로 하는 멀티레벨 메모리 소자
|
10 |
10
삭제
|
11 |
11
제1전극 및 제2전극 사이에 고분자층 및 탄소질층을 교대로 적층하는 단계를 포함하고,하기 식을 만족하며,전극은 제1전극 및 제2전극만 포함하고,탄소질층은 전하 트랩층으로 작용하며,각 고분자층은 독립적으로 아크릴계 고분자, 폴리비닐아릴렌계 고분자, 폴리부타디엔계 공중합체, 폴리이소부티렌계 공중합체, 페놀계 고분자, 노볼락계 수지, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 자일리렌계 고분자, 비닐알콜계 고분자, 메틸실록산 고분자 중에서 선택되는 1종 이상을 포함하고,전류-전압(I-V) 특성 곡선에서 적어도 3개 이상의 레벨을 나타내며, 펄스 형태의 전압을 연속적으로 인가할 경우 온 상태, 오프 상태, 및 온 상태와 오프 상태 사이의 중간 상태를 나타내는 것을 특징으로 하는 멀티레벨 메모리 소자의 제조방법
|
12 |
12
제11항에 있어서,기재에 제1탄소질층을 형성하는 제1단계;제1탄소질층 위에 제1고분자층을 형성하는 제2단계;기재를 제거하는 제3단계;제1전극이 형성된 기판 위에 제1탄소질층 및 제1고분자층의 적층체를 뒤집어서 전사하는 제4단계;제1단계 내지 제3단계를 반복하여 제2탄소질층 및 제2고분자층의 적층체를 제조하는 제5단계;제1탄소질층 위에 제2고분자층 및 제2탄소질층의 적층체를 전사하는 제6단계;제2탄소질층 위에 제3고분자층을 형성하는 제7단계;제3고분자층 위에 제2전극을 형성하는 제8단계를 포함하는 멀티레벨 메모리 소자의 제조방법
|
13 |
13
제12항에 있어서,기재는 금속 호일이고, 기재는 에칭제를 이용하여 제거하는 것을 특징으로 하는 멀티레벨 메모리 소자의 제조방법
|
14 |
14
제11항에 있어서,각 탄소질층은 화학적 기상 증착을 통해 탄소질 재료를 성장시켜 형성하고, 각 고분자층은 스핀 코팅을 통해 형성하는 것을 특징으로 하는 멀티레벨 메모리 소자의 제조방법
|