요약 | 본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 반도체 기판 상에 제1 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계와, 상기 터널 절연막 상에 제2 절연막, 블로킹막 및 도전막을 형성하는 단계와, 상기 도전막, 블로킹막, 제2 절연막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함한다. 터널 절연막, 이중 구조, SiO2, 고유전막, 누설 전류, 리텐션 |
---|---|
Int. CL | H01L 27/115 (2006.01) H01L 21/8247 (2006.01) |
CPC | H01L 29/66825(2013.01) H01L 29/66825(2013.01) H01L 29/66825(2013.01) H01L 29/66825(2013.01) H01L 29/66825(2013.01) |
출원번호/일자 | 1020080077396 (2008.08.07) |
출원인 | 연세대학교 산학협력단 |
등록번호/일자 | |
공개번호/일자 | 10-2010-0018748 (2010.02.18) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 거절 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2008.08.07) |
심사청구항수 | 39 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 연세대학교 산학협력단 | 대한민국 | 서울특별시 서대문구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 손현철 | 대한민국 | 서울특별시 강남구 |
2 | 김용탑 | 대한민국 | 경기도 화성시 |
3 | 고대홍 | 대한민국 | 경기도 고양시 일산서구 |
4 | 허민영 | 대한민국 | 서울특별시 강동구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 정영수 | 대한민국 | 서울특별시 금천구 가산디지털 *로 **, ****호 (가산동, 에이스한솔타워)(한영국제특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
최종권리자 정보가 없습니다 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2008.08.07 | 수리 (Accepted) | 1-1-2008-0567304-41 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2010.04.20 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2010.05.14 | 수리 (Accepted) | 9-1-2010-0028019-03 |
4 | 의견제출통지서 Notification of reason for refusal |
2010.05.24 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0214811-04 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2010.07.26 | 수리 (Accepted) | 1-1-2010-0478994-17 |
6 | 보정요구서 Request for Amendment |
2010.08.03 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0069237-84 |
7 | [출원서등 보정]보정서(납부자번호) [Amendment to Patent Application, etc.] Amendment(Payer number) |
2010.08.24 | 수리 (Accepted) | 1-1-2010-0500783-42 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2010.08.24 | 수리 (Accepted) | 1-1-2010-0545384-26 |
9 | 보정요구서 Request for Amendment |
2010.09.03 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0079696-06 |
10 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2010.09.20 | 무효 (Invalidation) | 1-1-2010-0611809-11 |
11 | [출원서등 보정]보정서(납부자번호) [Amendment to Patent Application, etc.] Amendment(Payer number) |
2010.09.20 | 수리 (Accepted) | 1-1-2010-0572744-93 |
12 | 보정요구서 Request for Amendment |
2010.10.01 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0087075-06 |
13 | 무효처분통지서 Notice for Disposition of Invalidation |
2010.10.29 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0096492-32 |
14 | 거절결정서 Decision to Refuse a Patent |
2010.11.03 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0499138-34 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.12.15 | 수리 (Accepted) | 4-1-2011-5252006-10 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.04.24 | 수리 (Accepted) | 4-1-2013-5062749-37 |
17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.06.24 | 수리 (Accepted) | 4-1-2013-5088566-87 |
18 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.09.25 | 수리 (Accepted) | 4-1-2014-5114224-78 |
번호 | 청구항 |
---|---|
1 |
1 반도체 기판 상에 제1 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제2 절연막, 블로킹막 및 도전막을 형성하는 단계; 및 상기 도전막, 블로킹막, 제2 절연막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
2 |
2 제1항에 있어서, 상기 제1 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
3 |
3 제1항에 있어서, 상기 제1 절연막은 열산화 공정 또는 래디컬(radical) 산화 공정으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
4 |
4 제1항에 있어서, 상기 제1 절연막을 형성한 후 열공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
5 |
5 제4항에 있어서, 상기 열공정은 N2O 가스 또는 NO 가스 분위기에서 실시하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
6 |
6 제1항에 있어서, 상기 고유전막은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
7 |
7 제1항에 있어서, 상기 고유전막은 5Å 내지 40Å의 유효 산화 두께(Equivalent Oxide Thickness; EOT)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
8 |
8 제1항에 있어서, 상기 고유전막은 니오브-실리케이트(Niobium-Silicate) 또는 란탄-실리케이트(Lanthanum-Silicate)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
9 |
9 제1항에 있어서, 상기 고유전막을 형성한 후 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 상기 고유전막을 조밀화시키는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
10 |
10 제1항에 있어서, 상기 제2 절연막은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
11 |
11 제1항에 있어서, 상기 제2 절연막은 20Å 내지 100Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
12 |
12 제1항에 있어서, 상기 제2 절연막은 화학량론적 비가 조절된 질화물 또는 실리콘이 풍부한 질화물로 이루어진 단일층으로 형성하거나 화학량론적 비가 조절된 질화물과 실리콘이 풍부한 질화물이 조합된 다층 구조로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
13 |
13 제1항에 있어서, 상기 제2 절연막은 HfO2, ZrO2, Nb2O5, La2O3, Pr2O3 또는 Nd2O3로 이루어진 고유전 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
14 |
14 제1항에 있어서, 상기 블로킹막은 Al2O3 또는 산화막을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
15 |
15 제14항에 있어서, 상기 산화막은 화학적 기상 증착(CVD) 방법으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
16 |
16 제1항에 있어서, 상기 블로킹막은 50Å 내지 300Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
17 |
17 제1항에 있어서, 상기 블로킹막을 형성한 후 급속 열처리(RTP) 공정을 실시하여 상기 블로킹막을 조밀화시키는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
18 |
18 제1항에 있어서, 상기 도전막은 소노스(SONOS) 공정을 위해서는 폴리실리콘막으로, 마노스(MANOS) 공정을 위해서는 탄탈륨질화막(TaN)과 같은 금속 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
19 |
19 제18항에 있어서, 상기 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
20 |
20 제18항에 있어서, 상기 금속 물질은 일함수(work function)가 4 |
21 |
21 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; 및 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
22 |
22 제21항에 있어서, 상기 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
23 |
23 제21항에 있어서, 상기 절연막은 열산화 공정 또는 래디컬 산화 공정으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
24 |
24 제21항에 있어서, 상기 절연막을 형성한 후 열공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
25 |
25 제24항에 있어서, 상기 열공정은 N2O 가스 또는 NO 가스 분위기에서 실시하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
26 |
26 제21항에 있어서, 상기 고유전막은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
27 |
27 제21항에 있어서, 상기 고유전막은 5Å 내지 40Å의 유효 산화 두께(EOT)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
28 |
28 제21항에 있어서, 상기 고유전막은 니오브-실리케이트(Niobium-Silicate) 또는 란탄-실리케이트(Lanthanum-Silicate)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
29 |
29 제21항에 있어서, 상기 고유전막을 형성한 후 급속 열처리(RTP) 공정을 실시하여 상기 고유전막을 조밀화시키는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
30 |
30 제21항에 있어서, 상기 제1 및 제2 도전막은 화학 기상 증착(CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
31 |
31 제21항에 있어서, 상기 제1 및 제2 도전막은 400Å 내지 2500Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
32 |
32 제21항에 있어서, 상기 제1 및 제2 도전막은 폴리실리콘막으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
33 |
33 제32항에 있어서, 상기 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
34 |
34 제21항에 있어서, 상기 유전체막은 화학적 기상 증착(CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
35 |
35 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; 상기 유전체막을 형성한 후, 열처리 공정을 실시하여 상기 유전체막을 조밀화시키는 단계; 및 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
36 |
36 제35항에 있어서, 상기 유전체막은 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층된 ONO 구조로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
37 |
37 제36항에 있어서, 상기 제1 산화막은 30Å 내지 60Å의 두께로, 상기 질화막은 40Å 내지 70Å의 두께로, 상기 제2 산화막은 30Å 내지 80Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
38 |
38 제35항에 있어서, 상기 유전체막은 고유전 물질을 단일층으로 형성하거나, 고유전 물질-산화막, 산화막-고유전 물질로 이루어진 이중 구조로 형성하거나, 산화막-고유전 물질-산화막으로 이루어진 삼중 구조로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
39 |
39 제38항에 있어서, 상기 고유전 물질은 HfO2, HfSiOx, ZrO2, ZrAlOx, ZrSiOx, HfAlOx, La2O3, Pr2O3, Nd2O3, Al2O3, 또는 Nb2O5으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
국가 R&D 정보가 없습니다. |
---|
등록사항 정보가 없습니다 |
---|
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2008.08.07 | 수리 (Accepted) | 1-1-2008-0567304-41 |
2 | 선행기술조사의뢰서 | 2010.04.20 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2010.05.14 | 수리 (Accepted) | 9-1-2010-0028019-03 |
4 | 의견제출통지서 | 2010.05.24 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0214811-04 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2010.07.26 | 수리 (Accepted) | 1-1-2010-0478994-17 |
6 | 보정요구서 | 2010.08.03 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0069237-84 |
7 | [출원서등 보정]보정서(납부자번호) | 2010.08.24 | 수리 (Accepted) | 1-1-2010-0500783-42 |
8 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2010.08.24 | 수리 (Accepted) | 1-1-2010-0545384-26 |
9 | 보정요구서 | 2010.09.03 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0079696-06 |
10 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2010.09.20 | 무효 (Invalidation) | 1-1-2010-0611809-11 |
11 | [출원서등 보정]보정서(납부자번호) | 2010.09.20 | 수리 (Accepted) | 1-1-2010-0572744-93 |
12 | 보정요구서 | 2010.10.01 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0087075-06 |
13 | 무효처분통지서 | 2010.10.29 | 발송처리완료 (Completion of Transmission) | 1-5-2010-0096492-32 |
14 | 거절결정서 | 2010.11.03 | 발송처리완료 (Completion of Transmission) | 9-5-2010-0499138-34 |
15 | 출원인정보변경(경정)신고서 | 2011.12.15 | 수리 (Accepted) | 4-1-2011-5252006-10 |
16 | 출원인정보변경(경정)신고서 | 2013.04.24 | 수리 (Accepted) | 4-1-2013-5062749-37 |
17 | 출원인정보변경(경정)신고서 | 2013.06.24 | 수리 (Accepted) | 4-1-2013-5088566-87 |
18 | 출원인정보변경(경정)신고서 | 2014.09.25 | 수리 (Accepted) | 4-1-2014-5114224-78 |
기술정보가 없습니다 |
---|
과제고유번호 | 1345071141 |
---|---|
세부과제번호 | 과C6A2005 |
연구과제명 | 휴먼트로닉스 정보소재 사업단 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 한국학술진흥재단 |
연구주관기관명 | 연세대학교 |
성과제출연도 | 2008 |
연구기간 | 200603~201302 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | 기타 |
[1020080136269] | 알루미늄기 벌크 나노 결정립 합금 | 새창보기 |
---|---|---|
[1020080135249] | 개량형 직물필터 및 그 제조 방법 | 새창보기 |
[1020080131296] | 플래시 메모리 소자의 제조방법 | 새창보기 |
[1020080129944] | 블록공중합체 마이셀을 이용한 수직성장 ZnO 나노와이어의 면밀도 제어방법 | 새창보기 |
[1020080129943] | 에피택시 결정성장 PVDF-TrFE 박막을 적용한 커패시터, FeFET 및 FeFET형 비휘발성 메모리 | 새창보기 |
[1020080129942] | 단결정 TIPS-PEN을 활성층으로 하는 FeFET 및FeFET형 비휘발성 메모리 | 새창보기 |
[1020080124442] | 투명 단열 유리 및 그 제조 방법 | 새창보기 |
[1020080124371] | 음원분리 및 음원식별을 이용한 음성인식 장치 및 방법 | 새창보기 |
[1020080122911] | 액정 표시 패널 및 이의 제조 방법 | 새창보기 |
[1020080112055] | 신규의 희생층 재료를 이용한 기판 상에서의 나노와이어 패터닝 방법 | 새창보기 |
[1020080098598] | 금속 나노 구조체의 형성 방법 및 상기 방법에 의하여 형성된 금속 나노 구조체 | 새창보기 |
[1020080096946] | 플라즈마 촉진 폴리머 트랜스퍼 프린팅을 이용한 폴리(3-헥실 티오펜)(P3HT) 박막의 마이크로패터닝 방법 및 상기 P3HT 마이크로패턴화된 박막을 활성층으로 포함하는 유기 박막 트랜지스터의 제조방법 | 새창보기 |
[1020080095686] | 기판 상에서 표면 에너지를 이용한 나노 와이어 성장 방법 | 새창보기 |
[1020080089553] | 면상 발열체 | 새창보기 |
[1020080078218] | 저 컨택트저항 실리콘계 나노선 및 그 제조방법 | 새창보기 |
[1020080077402] | 플래시 메모리 소자의 제조방법 | 새창보기 |
[1020080077396] | 플래시 메모리 소자의 제조방법 | 새창보기 |
[1020080071057] | 주조용 금속기지 복합재 및 제조 방법 | 새창보기 |
[1020080057120] | RTA를 통한 스핀캐스팅된 PVDF 박막의 β 결정화방법 | 새창보기 |
[1020080049471] | 레이저 직접 박막 패터닝 방법 | 새창보기 |
[1020080041202] | 플렉서블 기판에 형성된 박막의 인장 강도 시험 장치 | 새창보기 |
[1020080011323] | 단결정 규소 나노리본 및 그 제조방법 | 새창보기 |
[1020080008867] | 나노 와이어가 함입된 고분자 박막 구조체의 제조 방법 | 새창보기 |
[1020080005244] | 무감광 리소그래피에 의한 박막 패터닝 방법 | 새창보기 |
[1020070122808] | 고순도 알파 리튬알루미네이트의 제조방법 | 새창보기 |
[1020070047670] | 에칭 알루미늄 하부기판을 사용하는P(VDF-TrFE) 기반 커패시터 및P(VDF-TrFE)기반 커패시터에서의 고온 안정성향상 방법 | 새창보기 |
[1020070047526] | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 | 새창보기 |
[1020070046672] | 이온교환수지를 이용한 연속공정으로 실리카 졸을 제조하는방법 | 새창보기 |
[1020070043241] | 형태에 따라 최적화된 실리카 에어로젤의 제조방법 | 새창보기 |
[1020070030147] | 펄스 레이저를 이용한 나노입자 패터닝 방법 | 새창보기 |
[1020070025171] | 반도체 이종구조 나노선을 이용한 광기전력 소자 및 그제조방법 | 새창보기 |
[1020060135209] | Pd 나노와이어를 이용한 수소센서 제조방법 | 새창보기 |
[1020060109332] | 고순도 알파 리튬알루미네이트의 제조방법 | 새창보기 |
[1020060074049] | 마이크로임프린팅을 이용한 PVDF 박막의 강유전성 패턴어레이를 제조하는 방법 | 새창보기 |
[1020060073582] | 양친매성 블록공중합체 마이셀을 이용한 단일벽탄소나노튜브의 분산방법 | 새창보기 |
[1020050104503] | 플라즈마를 이용한 액정표시장치용 무기배향막의표면처리방법 | 새창보기 |
[1020050040955] | 나노파이버를 금속 또는 폴리머 기지에 균일 분산시키는 방법 및 이를 이용하여 제조한 금속 또는 폴리머 복합재 | 새창보기 |
[1020050040635] | 벌집 구조의 그린 러스트와 이를 이용한 박막 | 새창보기 |
[KST2015013118][연세대학교] | 저항 변화 메모리 및 그 소자의 제조 방법 | 새창보기 |
---|---|---|
[KST2015126768][연세대학교] | 비스무트-안티모니계 저항 메모리 소자 및 그 제조방법 | 새창보기 |
[KST2015126821][연세대학교] | 적층 구조를 갖는 저항 스위칭 메모리 및 그 제조 방법 | 새창보기 |
[KST2015125359][연세대학교] | 전하 트랩 영역을 이용한 멀티-레벨-셀 비휘발성 메모리 소자 | 새창보기 |
[KST2015125545][연세대학교] | 비휘발성 저항 스위칭 메모리 소자 | 새창보기 |
[KST2022011255][연세대학교] | 비휘발성 메모리 소자 및 이를 포함하는 래치 | 새창보기 |
[KST2015125412][연세대학교] | 플래시 메모리 소자의 제조방법 | 새창보기 |
[KST2015012944][연세대학교] | 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법 | 새창보기 |
[KST2015209709][연세대학교] | 강유전체 박막 캐패시터 및 그 제조방법 | 새창보기 |
[KST2015127878][연세대학교] | 복수의 금속층을 포함하는 고체 전해질을 이용한 저항 변화 메모리 | 새창보기 |
[KST2022011257][연세대학교] | 비휘발성 메모리 소자 및 이를 포함하는 래치 | 새창보기 |
[KST2015002726][연세대학교] | 나노 와이어 반도체 소자, 이를 구비하는 반도체 메모리소자 및 그의 제조 방법 | 새창보기 |
[KST2015013112][연세대학교] | 저항 스위칭 메모리 소자 및 제조 방법 | 새창보기 |
[KST2015125361][연세대학교] | 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자 | 새창보기 |
[KST2015127777][연세대학교] | 비휘발성 저항 스위칭 메모리 소자 및 제조 방법 | 새창보기 |
[KST2015126592][연세대학교] | 크로스바 어레이 구조를 갖는 저항변화 메모리에 적용 가능한 다층 박막 구조, 상기 다층 박막 구조의 중간층을 갖는 저항변화 메모리 및 상기 다층 박막 구조의 제조방법 | 새창보기 |
[KST2015210200][연세대학교] | 복수의 금속층을 포함하는 고체 전해질을 이용한 저항 변화 메모리 | 새창보기 |
[KST2015125513][연세대학교] | 초저 표면거칠기를 갖는 강유전성 PVDF/PMMA 박막을 적용한 비휘발성 메모리 디바이스의 제조방법 | 새창보기 |
[KST2014040359][연세대학교] | 비휘발성 저항 스위칭 메모리 제조 방법 및 비휘발성 저항 스위칭 메모리 소자 | 새창보기 |
[KST2015126646][연세대학교] | 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015125814][연세대학교] | 전도성 필라멘트를 조절할 수 있는 저항 변화 메모리 소자 제조 방법 및 그 메모리 소자 | 새창보기 |
[KST2015125605][연세대학교] | 누설 전류를 억제하는 수단이 구비된 강유전체 메모리 소자 및 그 강유전체 메모리 소자의 제조 방법 | 새창보기 |
[KST2015126130][연세대학교] | 저온 공정을 이용한 3D 적층셀 구조의 플래쉬 메모리 소자의 제조 방법 및 3D 적층셀 구조의 플래쉬 메모리 소자 | 새창보기 |
[KST2015125862][연세대학교] | 단결정 TIPS-PEN을 활성층으로 하는 FeFET 및FeFET형 비휘발성 메모리 | 새창보기 |
[KST2015124716][연세대학교] | 전자빔에 의해 직접패턴과 동시 상형성이 가능한 강유전 캐패시터의 제조방법 | 새창보기 |
[KST2015127331][연세대학교] | 비휘발성 저항 스위칭 메모리 제조 방법 | 새창보기 |
[KST2015127423][연세대학교] | Bi2Te3 나노선을 이용한 상변화 메모리 소자 | 새창보기 |
[KST2015127741][연세대학교] | 플래시 메모리 소자의 제조방법 | 새창보기 |
[KST2015126321][연세대학교] | 저 소비 전력 특성을 갖는 상변화 메모리 소자 및 그 제조 방법 | 새창보기 |
[KST2015126160][연세대학교] | 가변 저항 메모리 소자 및 이의 제조 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|