| 1 |
1
PWM 신호와 가중치에 대해 곱연산을 수행하여 전류를 생성하도록 구성되는 시냅스 회로;상기 전류에 대응하는 전하가 저장되는 메탈라인 커패시터를 포함하는 메탈 라인;상기 메탈 라인 커패시터에 저장되는 전하에 기초하여 복수의 펄스들을 생성하도록 구성되는 오실레이터; 그리고상기 복수의 펄스들의 주파수와 타깃 주파수의 비교 결과에 기초하여, 상기 메탈라인 커패시터의 커패시턴스 값을 조절하도록 구성되는 커패시턴스 칼리브레이터를 포함하는 뉴로모픽 연산 장치
|
| 2 |
2
제 1 항에 있어서,상기 커패시턴스 칼리브레이터는:서로 병렬로 연결되는 복수의 커패시터들; 그리고상기 복수의 커패시터들 각각에 대응하는 복수의 스위치들을 포함하는 뉴로모픽 연산 장치
|
| 3 |
3
제 2 항에 있어서,상기 메탈 라인 커패시터의 커패턴스 값이 타깃 값이 되도록, 상기 복수의 스위치들 중 적어도 일부가 스위칭-온 되는 뉴로모픽 연산 장치
|
| 4 |
4
제 3 항에 있어서,상기 복수의 커패시터들은 지수적으로 증가하는 커패시턴스 값들을 갖는 뉴로모픽 연산 장치
|
| 5 |
5
제 1 항에 있어서,입력 신호를 상기 PWM 신호로 변환하는 PWM 컨버터;상기 복수의 펄스들을 카운팅 하는 카운터;상기 복수의 펄스들의 주파수와 타깃 주파수를 비교하는 비교기; 그리고상기 카운터에 의한 카운팅 값을 쉬프팅하는 레벨 쉬프터를 더 포함하는 뉴로모픽 연산 장치
|
| 6 |
6
제 1 항에 있어서,상기 시냅스 회로는:상기 전류를 생성하는 전류원; 그리고상기 PWM 신호와 상기 가중치에 대해 AND 연산을 수행하는 AND 게이트를 포함하되,상기 시냅스 회로는, 상기 AND 게이트의 출력에 기초하여, 상기 전류를 출력하는 뉴로모픽 연산 장치
|
| 7 |
7
제 1 항에 있어서,상기 메탈라인 커패시터는 상기 메탈라인이 자체적으로 보유하는 커패시턴스에 대응하는 뉴로모픽 연산 장치
|
| 8 |
8
PWM 신호와 가중치에 대해 곱연산을 수행하여 전류를 생성하도록 구성되는 시냅스 회로;상기 전류에 대응하는 전하가 저장되는 메탈라인 커패시터를 포함하는 메탈 라인;상기 메탈 라인 커패시터에 저장되는 전하에 기초하여 복수의 펄스들을 생성하도록 구성되는 오실레이터; 그리고상기 복수의 펄스들의 주파수와 타깃 주파수의 비교 결과에 기초하여, 상기 전류의 크기를 조절하도록 구성되는 보조 전류원을 포함하는 뉴로모픽 연산 장치
|
| 9 |
9
제 8 항에 있어서,상기 보조 전류원은:서로 병렬로 연결되는 복수의 전류원들; 그리고상기 복수의 전류원들 각각에 대응하는 복수의 스위치들을 포함하는 뉴로모픽 연산 장치
|
| 10 |
10
제 9 항에 있어서,상기 시냅스 회로는:주 전류를 생성하는 주 전류원; 그리고상기 PWM 신호와 상기 가중치에 대해 AND 연산을 수행하는 AND 게이트를 포함하되,상기 시냅스 회로는, 상기 AND 게이트의 출력에 기초하여, 상기 복수의 전류원들 중 적어도 일부와 상기 전류를 출력하는 뉴로모픽 연산 장치
|
| 11 |
11
제 9 항에 있어서,상기 복수의 펄스들의 상기 주파수가 타깃 주파수가 되도록, 상기 복수의 스위치들 중 적어도 일부가 스위칭-온 되는 뉴로모픽 연산 장치
|
| 12 |
12
제 9 항에 있어서,상기 복수의 전류원들은 지수적으로 증가하는 전류 값들을 갖는 뉴로모픽 연산 장치
|
| 13 |
13
제 8 항에 있어서,입력 신호를 상기 PWM 신호로 변환하는 PWM 컨버터;상기 복수의 펄스들을 카운팅 하는 카운터;상기 복수의 펄스들의 주파수와 타깃 주파수를 비교하는 비교기; 그리고상기 카운터에 의한 카운팅 값을 쉬프팅하는 레벨 쉬프터를 더 포함하는 뉴로모픽 연산 장치
|
| 14 |
14
PWM 신호와 가중치에 대해 곱연산을 수행하여 전류를 생성하도록 구성되는 시냅스 회로;상기 전류에 대응하는 전하가 저장되는 메탈라인 커패시터를 포함하는 메탈 라인;상기 메탈 라인 커패시터에 저장되는 전하에 기초하여 복수의 펄스들을 생성하도록 구성되는 오실레이터; 그리고상기 복수의 펄스들의 주파수와 타깃 주파수의 비교 결과에 기초하여, 상기 전류의 크기를 조절하도록 구성되는 바이어스 생성기를 포함하는 뉴로모픽 연산 장치
|
| 15 |
15
제 14 항에 있어서,상기 바이어스 생성기는:전원 전압을 제공받는 복수의 트랜지스터들;상기 복수의 전류원들 중 적어도 일부의 각각에 대응하는 복수의 스위치들; 그리고기준 전압 생성기를 포함하되,상기 복수의 트랜지스터들의 게이트 전극들은, 상기 기준 전압 생성기에 의해 생성되는 기준 전압이 출력되는 단자와 공통으로 연결되는 뉴로모픽 연산 장치
|
| 16 |
16
제 15 항에 있어서,상기 시냅스 회로는:게이트 전극이 상기 복수의 트랜지스터들의 상기 게이트 전극들에 연결되는 트랜지스터를 포함하는 전류원; 그리고상기 PWM 신호와 상기 가중치에 대해 AND 연산을 수행하는 AND 게이트를 포함하되,상기 시냅스 회로는, 상기 AND 게이트의 출력에 기초하여, 상기 전류를 출력하는 뉴로모픽 연산 장치
|
| 17 |
17
제 15 항에 있어서,상기 복수의 펄스들의 상기 주파수가 타깃 주파수가 되도록, 상기 복수의 스위치들 중 적어도 일부가 스위칭-온 되는 뉴로모픽 연산 장치
|
| 18 |
18
제 14 항에 있어서,입력 신호를 상기 PWM 신호로 변환하는 PWM 컨버터;상기 복수의 펄스들을 카운팅 하는 카운터;상기 복수의 펄스들의 주파수와 타깃 주파수를 비교하는 비교기; 그리고상기 카운터에 의한 카운팅 값을 쉬프팅하는 레벨 쉬프터를 더 포함하는 뉴로모픽 연산 장치
|
