요약 | 반도체 소자의 제조 방법은, 제1 기판상에, 저마늄(Ge)과 비교하여 격자 상수의 차이가 미리 설정된 문턱값 이하인 물질로 이루어진 희생층을 형성하는 단계; 상기 희생층상에 저마늄(Ge) 층을 형성하는 단계; 제2 기판상에 절연층을 형성하는 단계; 상기 저마늄(Ge) 층을 상기 절연층 상에 접합하는 단계; 및 상기 저마늄(Ge) 층이 상기 절연층에 접합된 상태에서, 상기 희생층을 식각함으로써 상기 희생층 및 상기 제1 기판을 제거하는 단계를 포함한다. 상기 반도체 소자의 제조 방법에 의하면, 에피택셜 리프트 오프(Epitaxial Lift-Off; ELO) 기법에 의하여 다양한 표면 방향을 가진 절연체상 저마늄(Germanium-on-Insulator; GeOI) 구조를 형성할 수 있고, 희생층의 격자 상수를 이용하여 저마늄(Ge) 층에 변형(strain)이 가해지도록 할 수 있다. 또한, 상기 반도체 소자의 제조 방법에 의할 경우 저마늄(Ge) 층의 표면 거칠기가 낮아 추가적인 연마(polishing) 과정을 필요로 하지 않으며, 저마늄(Ge) 층의 두께를 수 내지 수십 nm 이하의 얇은 두께로 제조할 수 있고, 희생층 성장에 사용된 기판은 분리하여 재사용할 수 있다. |
---|---|
Int. CL | H01L 21/762 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/683 (2006.01.01) |
CPC | H01L 21/7624(2013.01) H01L 21/7624(2013.01) H01L 21/7624(2013.01) H01L 21/7624(2013.01) |
출원번호/일자 | 1020160118034 (2016.09.13) |
출원인 | 한국과학기술연구원 |
등록번호/일자 | 10-1889352-0000 (2018.08.10) |
공개번호/일자 | 10-2018-0029663 (2018.03.21) 문서열기 |
공고번호/일자 | (20180820) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2016.09.13) |
심사청구항수 | 10 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술연구원 | 대한민국 | 서울특별시 성북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김형준 | 대한민국 | 서울특별시 성북구 |
2 | 김상현 | 대한민국 | 서울특별시 성북구 |
3 | 심재필 | 대한민국 | 서울특별시 성북구 |
4 | 김연수 | 대한민국 | 서울특별시 성북구 |
5 | 임희정 | 대한민국 | 서울특별시 성북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김 순 영 | 대한민국 | 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩) |
2 | 김영철 | 대한민국 | 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술연구원 | 서울특별시 성북구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2016.09.13 | 수리 (Accepted) | 1-1-2016-0894756-11 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2017.05.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2017.07.24 | 수리 (Accepted) | 1-1-2017-0708164-75 |
4 | 선행기술조사보고서 Report of Prior Art Search |
2017.10.17 | 발송처리완료 (Completion of Transmission) | 9-6-2017-0152242-12 |
5 | 의견제출통지서 Notification of reason for refusal |
2017.10.19 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0723095-66 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2017.11.27 | 수리 (Accepted) | 1-1-2017-1179753-16 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2017.11.27 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2017-1179754-62 |
8 | 거절결정서 Decision to Refuse a Patent |
2018.03.16 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0185804-01 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2018.04.18 | 수리 (Accepted) | 1-1-2018-0383544-77 |
10 | [명세서등 보정]보정서(재심사) Amendment to Description, etc(Reexamination) |
2018.04.18 | 보정승인 (Acceptance of amendment) | 1-1-2018-0383545-12 |
11 | 등록결정서 Decision to Grant Registration |
2018.05.15 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0330331-75 |
번호 | 청구항 |
---|---|
1 |
1 제1 기판상에, 저마늄(Ge)과 비교하여 격자 상수의 차이가 미리 설정된 문턱값 이하인 물질로 이루어진 희생층을 형성하는 단계; 상기 희생층상에 저마늄(Ge) 층을 형성하는 단계; 제2 기판상에 절연층을 형성하는 단계; 상기 저마늄(Ge) 층을 상기 절연층 상에 접합하는 단계; 및 상기 저마늄(Ge) 층이 상기 절연층에 접합된 상태에서, 상기 희생층을 식각함으로써 상기 희생층 및 상기 제1 기판을 제거하는 단계를 포함하되,상기 저마늄(Ge) 층에는 상기 저마늄(Ge) 층과 상기 희생층의 격자 상수의 차이에 기초하여 결정되는 변형이 가해지는 반도체 소자의 제조 방법 |
2 |
2 제 1항에 있어서,상기 미리 설정된 문턱값은 저마늄(Ge)의 격자 상수의 5/100인 반도체 소자의 제조 방법 |
3 |
3 제 1항에 있어서,상기 희생층은, 인화알루미늄(AlP), 인화갈륨(GaP), 인화칼륨알루미늄(GaAlP), 실리콘(Si), 알루미늄비소(AlAs), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 인화인듐(InP), 인듐알루미늄비소(InAlAs)로 이루어지는 그룹으로부터 선택된 어느 하나 또는 이들의 2 이상의 조합을 포함하는 반도체 소자의 제조 방법 |
4 |
4 제 3항에 있어서,상기 희생층은 인듐알루미늄비소(InAlAs)로 이루어지며, 상기 희생층 내 인듐(In) 및 알루미늄(Al) 조성에 의하여 상기 저마늄(Ge) 층에 가해지는 변형의 크기가 결정되는 반도체 소자의 제조 방법 |
5 |
5 제 1항에 있어서,상기 저마늄(Ge) 층을 상기 절연층 상에 접합하는 단계 전에, 상기 희생층 및 상기 저마늄(Ge) 층을 미리 결정된 형상으로 패터닝하는 단계를 더 포함하는 반도체 소자의 제조 방법 |
6 |
6 제 5항에 있어서,상기 미리 결정된 형상은 일 방향으로 연장되는 복수 개의 띠 형상이며, 상기 저마늄(Ge) 층에는 일축이방성 변형이 가해지는 반도체 소자의 제조 방법 |
7 |
7 제 5항에 있어서,상기 미리 결정된 형상은 2차원 어레이 형태로 배열된 복수 개의 패턴으로 이루어지며, 상기 저마늄(Ge) 층에는 등방성 변형이 가해지는 반도체 소자의 제조 방법 |
8 |
8 제 1항에 있어서,상기 제1 기판은 III-V족 화합물 반도체로 이루어지며,상기 희생층은 에피택시 성장 방식으로 상기 제1 기판상에 형성되는 반도체 소자의 제조 방법 |
9 |
9 제 8항에 있어서,상기 제1 기판은 인화인듐(InP)을 포함하는 반도체 소자의 제조 방법 |
10 |
10 제 1항에 있어서,상기 제2 기판은 실리콘으로 이루어지는 반도체 소자의 제조 방법 |
11 |
11 삭제 |
12 |
12 삭제 |
13 |
13 삭제 |
14 |
14 삭제 |
15 |
15 삭제 |
16 |
16 삭제 |
지정국 정보가 없습니다 |
---|
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US10504771 | US | 미국 | FAMILY |
2 | US20180076084 | US | 미국 | FAMILY |
순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
---|---|---|---|---|
1 | US10504771 | US | 미국 | DOCDBFAMILY |
2 | US2018076084 | US | 미국 | DOCDBFAMILY |
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 미래창조과학부 | 한국과학기술연구원 | 개인연구지원 | 전사프린팅과 strain engineering을 이용한 실리콘 기판 상 III-V 화합물반도체 MOSFET 기술 개발 |
2 | 산업통상자원부 | 한국과학기술연구원 | 전자정보디바이스산업원천기술개발 | 실리콘 기판 상 III-V 화합물반도체 MOSFET 및 모놀리식 3차원 집적을 위한 전사공정 기술 개발 |
특허 등록번호 | 10-1889352-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20160913 출원 번호 : 1020160118034 공고 연월일 : 20180820 공고 번호 : 특허결정(심결)연월일 : 20180515 청구범위의 항수 : 10 유별 : H01L 21/762 발명의 명칭 : 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술연구원 서울특별시 성북구... |
제 1 - 3 년분 | 금 액 | 217,500 원 | 2018년 08월 13일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2016.09.13 | 수리 (Accepted) | 1-1-2016-0894756-11 |
2 | 선행기술조사의뢰서 | 2017.05.12 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | [출원서등 보정]보정서 | 2017.07.24 | 수리 (Accepted) | 1-1-2017-0708164-75 |
4 | 선행기술조사보고서 | 2017.10.17 | 발송처리완료 (Completion of Transmission) | 9-6-2017-0152242-12 |
5 | 의견제출통지서 | 2017.10.19 | 발송처리완료 (Completion of Transmission) | 9-5-2017-0723095-66 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2017.11.27 | 수리 (Accepted) | 1-1-2017-1179753-16 |
7 | [명세서등 보정]보정서 | 2017.11.27 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2017-1179754-62 |
8 | 거절결정서 | 2018.03.16 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0185804-01 |
9 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2018.04.18 | 수리 (Accepted) | 1-1-2018-0383544-77 |
10 | [명세서등 보정]보정서(재심사) | 2018.04.18 | 보정승인 (Acceptance of amendment) | 1-1-2018-0383545-12 |
11 | 등록결정서 | 2018.05.15 | 발송처리완료 (Completion of Transmission) | 9-5-2018-0330331-75 |
기술정보가 없습니다 |
---|
과제고유번호 | 1711037587 |
---|---|
세부과제번호 | 2015R1A2A2A04004870 |
연구과제명 | 전사프린팅과 strain engineering을 이용한 실리콘 기판 상 III-V 화합물반도체 MOSFET 기술 개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2016 |
연구기간 | 201605~201704 |
기여율 | 0.2 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1711041155 |
---|---|
세부과제번호 | 10052962 |
연구과제명 | 실리콘 기판 상 III-V 화합물반도체 MOSFET 및 모놀리식 3차원 집적을 위한 전사공정 기술 개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2016 |
연구기간 | 201606~201705 |
기여율 | 0.2 |
연구개발단계명 | 기타 |
6T분류명 | NT(나노기술) |
과제고유번호 | 1711041839 |
---|---|
세부과제번호 | 2016M3A7B4910426 |
연구과제명 | 시냅스/뉴론 소자간 3차원 적층 공정 기술 및 시스템 구현 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2016 |
연구기간 | 201608~201702 |
기여율 | 0.2 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1711047758 |
---|---|
세부과제번호 | 2E26420 |
연구과제명 | 저전력 미래를 대처하기 위한 Si기반 3-5족 소자 개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2016 |
연구기간 | 201601~201612 |
기여율 | 0.2 |
연구개발단계명 | 기초연구 |
6T분류명 | ET(환경기술) |
과제고유번호 | 1711047802 |
---|---|
세부과제번호 | CAP-16-01-KIST |
연구과제명 | 스핀/양자현상을 이용한 초저전력 및 초고속 스핀 메모리 기술 개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2016 |
연구기간 | 201607~201706 |
기여율 | 0.2 |
연구개발단계명 | 기초연구 |
6T분류명 | NT(나노기술) |
[1020160175828] | 복합 센서 | 새창보기 |
---|---|---|
[1020160124631] | 친수성 층을 이용하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법(METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE FOR MAKING EPITAXIAL LIFT-OFF PROCESS FASTER BY USING HYDROPHILIC LAYER) | 새창보기 |
[1020160124630] | 전압을 인가하여 에피택셜 리프트오프 공정을 고속화하기 위한 반도체 소자의 제조 방법 및 식각 장비(METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND ETCHING APPARATUS FOR MAKING EPITAXIAL LIFT-OFF PROCESS FASTER BY APPLYING VOLTAGE) | 새창보기 |
[1020160120538] | III-V족 화합물의 면방향 의존성을 이용한 에피택셜 리프트오프에 의한 반도체 소자의 제조 방법(METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE BY EPITAXIAL LIFT-OFF USING PLANE DEPENDENCY OF III-V COMPOUND) | 새창보기 |
[1020160118034] | 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 | 새창보기 |
[1020160114295] | 스핀-궤도 결합의 차이를 이용한 상보성 논리 소자 및 그 제조 방법(COMPLEMENTARY LOGIC DEVICE USING SPIN-ORBIT INTERACTION DIFFERENCE AND METHOD FOR MANUFACTURING THE SAME) | 새창보기 |
[1020160109471] | 비정질 절연층을 이용한 적층형 3-5족 반도체 소자 및 그 제조방법(STACKING-TYPE Ⅲ-Ⅴ SEMICONDUCTOR DEVICE USING AMORPHOUS INSULATOR MANUFACTURING METHOD THEREOF) | 새창보기 |
[1020160109437] | 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자(MANUFACTURING METHOD FOR Ⅲ-Ⅴ COMPOUND SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE THERETO) | 새창보기 |
[1020160062948] | 적외선 영상 측정 및 처리 시스템 | 새창보기 |
[1020160045820] | 상온 작동 스핀제어전자소자 | 새창보기 |
[KST2015124387][한국과학기술연구원] | 마스크 패턴 검사용 3차원 영상 획득 시스템 및 그 방법 | 새창보기 |
---|---|---|
[KST2016012944][한국과학기술연구원] | 탄소나노튜브 센서의 제조방법 및 이에 의하여 제조된 탄소나노튜브 센서(Method for fabricating carbon nanotube sensor and Carbon nanotube sensor fabricated thereby) | 새창보기 |
[KST2017006743][한국과학기술연구원] | 원격 고주파 유도결합 플라즈마를 이용하여 저온에서 성장된 고품질 육방 질화 붕소막과 그 제조방법(Low temperature synthesis methods for hexagonal boron nitride film by using radio frequency inductively coupled plasma) | 새창보기 |
[KST2015124135][한국과학기술연구원] | 롤투롤 패턴 형성 장치 및 롤투롤 패턴 형성 방법 | 새창보기 |
[KST2015122358][한국과학기술연구원] | 마스크 패턴 검사용 카메라 영상 정렬 시스템 및 그 방법 | 새창보기 |
[KST2015121468][한국과학기술연구원] | 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 FET 소자 제조 방법 | 새창보기 |
[KST2019018239][한국과학기술연구원] | 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법 | 새창보기 |
[KST2015122154][한국과학기술연구원] | 마스크 패턴 검사용 광선 자동차단 영상 획득 시스템 및 그 방법 | 새창보기 |
[KST2014062568][한국과학기술연구원] | 다이아몬드/탄소나노물질 하이브리드 막 및 그 제조방법 | 새창보기 |
[KST2015120053][한국과학기술연구원] | 실리콘웨이퍼에서의부정합전위의발생을억제화하기위한링패턴형성방법및그구조 | 새창보기 |
[KST2022014520][한국과학기술연구원] | 3차원 적층 구조의 상부층으로의 스레딩 변전위의 전파가 억제되는 트렌치 구조를 갖는 반도체 소자 | 새창보기 |
[KST2016017015][한국과학기술연구원] | 거대 결정 입자를 갖는 금속 산화물 박막 및 그 제조방법(METAL OXIDE THIN FILM HAVING MASSIVE CRYSTALINE PARTICLES AND MANUFACTURING METHOD THEREOF) | 새창보기 |
[KST2018016220][한국과학기술연구원] | 가시광선 광원을 이용한 ITO 박막의 표면 평탄화 방법 및 장치 | 새창보기 |
[KST2016010206][한국과학기술연구원] | 개선된 감도를 갖는 탄소나노튜브 센서의 제조방법(Method for fabricating carbon nanotube sensor having improved sensitivity) | 새창보기 |
[KST2015121586][한국과학기술연구원] | 격자 부정합 해소층을 이용한 화합물 반도체 기판 및 그 제조방법 | 새창보기 |
[KST2021007389][한국과학기술연구원] | 본딩/디본딩이 용이한 마스킹 블록, 마스킹 블록의 제조 방법 및 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법 | 새창보기 |
[KST2016019661][한국과학기술연구원] | 고속 에피택셜 리프트오프와 III-V족 직접 성장용 템플릿을 이용한 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자(METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING HIGH SPEED EPITAXIAL LIFT-OFF AND TEMPLATE FOR III-V DIRECT GROWTH AND SEMICONDUCTOR DEVICE MANUFACTURED USING THE SAME) | 새창보기 |
[KST2015123067][한국과학기술연구원] | 반도체생산 공정에서 배출되는 함불소가스를 효과적으로 분해하기 위한 흡착농축시스템과 결합된 열분해복합공정 | 새창보기 |
[KST2015123928][한국과학기술연구원] | 마스크 패턴 검사용 3차원 영상 획득 시스템 및 그 방법 | 새창보기 |
[KST2016010204][한국과학기술연구원] | 게이팅 히스테리시스를 제거하는 탄소나노튜브 센서의 제조방법(Method for fabricating gating hysteresis-free carbon nanotube sensor) | 새창보기 |
[KST2015124236][한국과학기술연구원] | 전자빔리소그래피장치및이를이용한다층정렬방법 | 새창보기 |
[KST2014049342][한국과학기술연구원] | 단일벽 탄소나노튜브의 선택적 조립 방법 및 이를 이용한 단일벽 탄소나노튜브 다중 채널을 갖는 전계 효과 트랜지스터의 제조 방법 | 새창보기 |
[KST2019003768][한국과학기술연구원] | 박막형 트랜지스터 채널 및 이를 이용한 박막형 트랜지스터 | 새창보기 |
[KST2014062498][한국과학기술연구원] | 인듐주석산화물 막의 제조방법 | 새창보기 |
[KST2014036498][한국과학기술연구원] | 나노선 다중채널 FET 소자의 제조방법 | 새창보기 |
[KST2016020009][한국과학기술연구원] | 다색 양자점 패턴의 형성 방법 및 그 방법에 따라 형성된 다색 양자점 패턴, 양자점 발광소자(METHOD OF MANUFACTURING MULTICOLOR QUANTUM DOTS PATTERN AND MULTICOLOR QUANTUM DOTS FORMED BY THE METHOD, QUANTUM DOT LIGHT-EMITTING DEVICE) | 새창보기 |
[KST2014063191][한국과학기술연구원] | 초소수성 표면의 제조방법 | 새창보기 |
[KST2019021800][한국과학기술연구원] | 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법 | 새창보기 |
[KST2019011047][한국과학기술연구원] | 본딩 툴 및 그 제조 방법 | 새창보기 |
[KST2014003610][한국과학기술연구원] | 미러 반사를 이용한 수평 구조형 노광장치 | 새창보기 |
심판사항 정보가 없습니다 |
---|