| 1 |
1
기판 상에 형성되는 하부 전극, 시드층, 하부 합성 교환 반자성층, 자기 터널 접합, 상부 합성 교환 반자성층 및 상부 전극이 적층 되고,상기 자기 터널 접합은,하부 고정층, 하부 터널 배리어층, 하부 자유층, 분리층, 상부 자유층, 상부 터널 배리어층 및 상부 고정층이 순차적으로 적층된 것을 특징으로 하고,상기 상부 합성 교환 반자성층 및 상기 하부 합성 교환 반자성층은 제1 자성층, 비자성층 및 제2 자성층의 적층 구조로 형성되고,상기 상부 고정층은 상기 하부 고정층 구조와는 반대로 상기 상부 합성 교환 반자성층의 제2 자성층(Top Upper SyAF MLs)의 층 수를 상기 상부 합성 교환 반자성층의 제1 자성층(Top Lower SyAF MLs)의 층 수 보다 감소시켜, 상기 상부 고정층의 자화 방향이 상기 하부 고정층 방향과 기본적으로 반대가 되도록 설계되는 것을 특징으로 하는 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 하부 고정층은 자화 방향이 고정되고, 상기 상부 고정층은 자화 방향이 변경 가능한 것을 특징으로 하는 메모리 소자
|
| 3 |
3
제1항에 있어서,상기 하부 합성 교환 반자성층은 자화 방향이 고정되고, 상기 상부 합성 교환 반자성층은 자화 방향이 변경 가능한 것을 특징으로 하는 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 제1 자성층 및 상기 제2 자성층은 [Co/Pt]를 포함하는 것을 특징으로 하는 메모리 소자
|
| 5 |
5
제4항에 있어서,상기 하부 합성 교환 반자성층의 제1 자성층의 [Co/Pt] 층 수는 3 내지 6이고, 상기 제2 자성층의 [Co/Pt] 층 수는 0 내지 3인 것을 특징으로 하는 메모리 소자
|
| 6 |
6
제4항에 있어서,상기 상부 합성 교환 반자성층의 제1 자성층의 [Co/Pt] 층 수는 3 내지 6이고, 상기 제2 자성층의 [Co/Pt] 층 수는 1 내지 3인 것을 특징으로 하는 메모리 소자
|
| 7 |
7
제1항에 있어서,상기 하부 전극은,텅스텐을 포함하는 제1 하부 전극 및 TiN을 포함하는 제2 하부 전극의 적층 구조인 것을 특징으로 하는 메모리 소자
|
| 8 |
8
제1항에 있어서,상기 하부 합성 교환 반자성층과 상기 자기 터널 접합 사이 및 상기 자기 터널 접합과 상기 상부 합성 교환 반자성층 사이에 연결층(bridge layer)을 더 포함하는 것을 특징으로 하는 메모리 소자
|
| 9 |
9
제8항에 있어서,상기 연결층의 두께는 0
|
| 10 |
10
제1항에 있어서,상기 상부 합성 교환 반자성층 및 상기 상부 전극 사이에 캐핑층(capping layer)을 더 포함하는 것을 특징으로 하는 메모리 소자
|
| 11 |
11
제10항에 있어서,상기 캐핑층의 두께는 0
|
| 12 |
12
제1항에 있어서,상기 하부 합성 교환 반자성층에서 상기 제2 자성층 및 상기 제1 자성층의 [Co/Pt] 층 수의 비율(m:n)은 3:6 내지 0:3이고,상기 상부 합성 교환 반자성층에서 상기 제1 자성층 및 상기 제2 자성층의 [Co/Pt] 층 수의 비율(a:b)은 3:3 내지 3:6인 것을 특징으로 하는 메모리 소자
|
