| 1 |
1
제 1 전극;제 2 전극; 및상기 제 1 전극과 상기 제 2 전극 사이에 배치되고, 전기 절연성 매트릭스 및 상기 전기 절연성 매트릭스 내에 형성된 도전성 경로를 포함하는 스위칭 막을 포함하며, 상기 도전성 경로는 상기 전기 절연성 매트릭스 내에 분산된 결정질 금속 클러스터들 및 인접하는 금속 클러스터들을 연결하는 금속 브릿지를 포함하는 선택 소자
|
| 2 |
2
제 1 항에 있어서, 상기 금속 브릿지는 비정질 구조를 갖는 선택 소자
|
| 3 |
3
제 1 항에 있어서, 상기 금속 브릿지는, 상기 전기 절연성 매트릭스 내에 트랩 제한 전도 기구를 제공하는 선택 소자
|
| 4 |
4
제 1 항에 있어서,상기 결정질 금속 클러스터들 및 상기 금속 브릿지의 구성 금속은, 텔루륨을 포함하는 선택 소자
|
| 5 |
5
제 1 항에 있어서, 상기 전기 절연성 매트릭스는, 금속, 준금속 또는 비금속의 산화물, 질화물 또는 이의 조합을 포함하는 선택 소자
|
| 6 |
6
제 5 항에 있어서,상기 전기 절연성 매트릭스의 상기 금속, 준금속 또는 비금속은, 상기 금속 클러스터들을 구성하는 구성 금속이 서로 응집될 수 있도록 상기 구성 금속과 합금화가 열역학적으로 더 어려운 다른 금속, 준금속 또는 비금속 원소를 포함하는 선택 소자
|
| 7 |
7
제 1 항에 있어서,상기 전기 절연성 매트릭스는, 실리콘 산화물, 실리콘 질화물, 및 안티몬 산화물 중 어느 하나 또는 이의 조합을 포함하는 선택 소자
|
| 8 |
8
제 1 항에 있어서, 상기 전기 절연성 매트릭스는, 실리콘 산화물을 포함하며, 상기 스위칭 막은, 화학식 1에 따른 조성비를 갖는 선택 소자
|
| 9 |
9
제 1 에 있어서,상기 전기 절연성 매트릭스는, 실리콘 질화물을 포함하며, 상기 스위칭 막은, 화학식 2에 따른 조성비를 갖는 선택 소자
|
| 10 |
10
제 1 에 있어서,상기 전기 절연성 매트릭스는, 안티몬 산화물을 포함하며, 상기 스위칭 막은, 화학식 3에 따른 조성비를 갖는 선택 소자
|
| 11 |
11
제 1 항에 있어서,상기 금속 클러스터들 및 상기 금속 브릿지의 구성 금속의 도핑 농도는, 20 at
|
| 12 |
12
제 1 항에 있어서,상기 스위칭 막의 두께는 80 nm 내지 400 nm 범위를 갖는 선택 소자
|
| 13 |
13
제 1 항에 있어서,상기 스위칭 막은, 트랩 제한 전도 모델(trap limited conduction model)에 따른 전도성 기구를 갖는 선택 소자
|
| 14 |
14
제 1 항에 있어서,상기 제 1 전극 및 제 2 전극 중 적어도 어느 하나는 타이타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al), 니켈(Ni), 백금(Pt), 금(Au), 백금(Pt), 파라듐(Pd) 또는 로듐(Rh) 텅스텐(W), TiN 또는 TaN 실리콘(Si) 또는 WSix, NiSix, CoSix 또는 TiSix 중 어느 하나 또는 2 이상의 혼합물, 합금화물 또는 적층 구조를 포함하는 선택 소자
|
| 15 |
15
제 1 전극을 형성하는 단계;상기 제 1 전극 상에 금속이 도핑된 전기 절연성 매트릭스를 형성하는 단계; 및상기 전기 절연성 매트릭스 상에 제 2 전극을 형상하는 단계를 포함하는 선택 소자의 제조 방법
|
| 16 |
16
제 15 항에 있어서,상기 금속은, 상기 전기 절연성 매트릭스를 형성하는 동안 인시츄 도핑되는 선택 소자의 제조 방법
|
| 17 |
17
제 15 항에 있어서,상기 도핑된 금속을 응집시켜 금속 클러스터를 형성하기 위한 열처리를 수행하는 단계를 더 포함하는 선택 소자의 제조 방법
|
| 18 |
18
제 15 항에 있어서,상기 도핑된 금속은 상기 전기 절연성 매트릭스 내에 분산된 금속 클러스터들을 형성하며, 인접하는 금속 클러스터들을 연결하는 금속 브릿지를 형성하기 위한 포밍 공정을 더 수행하는 선택 소자의 제조 방법
|
| 19 |
19
제 17 항에 있어서,상기 금속의 도핑 농도는 20 at
|
| 20 |
20
제 1 항 기재의 선택 소자; 및상기 선택 소자에 전기적으로 직렬 연결된 가변 저항체를 포함하는 비휘발성 메모리 소자
|
