| 1 |
1
입력 신호에 기초하여 제1, 제2, 제3 및 제4 위상 신호들을 발생하는 I/Q 발생기; 및상기 제1, 제2, 제3 및 제4 위상 신호들, 제1, 제2, 제3 및 제4 선택 신호들 및 제1, 제2, 제3 및 제4 전류 제어 신호들에 기초하여, 제1, 제2, 제3 및 제4 동상(in-phase) 벡터들과 제1, 제2, 제3 및 제4 직각 위상(quadrature) 벡터들의 크기 및 방향을 조절하고, 상기 제1, 제2, 제3 및 제4 동상 벡터들과 상기 제1, 제2, 제3 및 제4 직각 위상 벡터들을 더하여 출력 신호에 대응하는 제1 및 제2 차동 출력 신호들을 발생하는 벡터 합 회로를 포함하고,상기 벡터 합 회로는,상기 제1 및 제2 선택 신호들에 기초하여 상기 제1 및 제2 동상 벡터들 및 상기 제1 및 제2 직각 위상 벡터들의 방향을 조절하는 제1 및 제2 벡터 합 셀들;상기 제3 및 제4 선택 신호들에 기초하여 상기 제3 및 제4 동상 벡터들 및 상기 제3 및 제4 직각 위상 벡터들의 방향을 조절하는 제3 및 제4 벡터 합 셀들;상기 제1 및 제2 벡터 합 셀들과 연결되고, 상기 제1 및 제2 전류 제어 신호들에 기초하여 상기 제1 및 제2 동상 벡터들에 대응하는 제1 전류의 크기 및 상기 제1 및 제2 직각 위상 벡터들에 대응하는 제2 전류의 크기를 조절하는 제1 및 제2 전류 제어 회로들; 및상기 제3 및 제4 벡터 합 셀들과 연결되고, 상기 제3 및 제4 전류 제어 신호들에 기초하여 상기 제3 및 제4 동상 벡터들에 대응하는 제3 전류의 크기 및 상기 제3 및 제4 직각 위상 벡터들에 대응하는 제4 전류의 크기를 조절하는 제3 및 제4 전류 제어 회로들을 포함하는 가변 이득 위상 변위기
|
| 2 |
2
제 1 항에 있어서,상기 제1 동상 벡터와 상기 제2 동상 벡터의 크기 비율 및 상기 제1 직각 위상 벡터와 상기 제2 직각 위상 벡터의 크기 비율은, 상기 제1 벡터 합 셀과 상기 제2 벡터 합 셀의 크기 비율에 기초하여 결정되고,상기 제3 동상 벡터와 상기 제4 동상 벡터의 크기 비율 및 상기 제3 직각 위상 벡터와 상기 제4 직각 위상 벡터의 크기 비율은, 상기 제3 벡터 합 셀과 상기 제4 벡터 합 셀의 크기 비율에 기초하여 결정되는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 3 |
3
제 1 항에 있어서, 상기 제1 벡터 합 셀은,상기 제1 및 제2 차동 출력 신호들을 출력하는 제1 및 제2 출력 노드들과 제1 노드 사이에 연결되고, 상기 제1 선택 신호에 기초하여 선택적으로 활성화되며, 상기 제1 및 제2 위상 신호들을 수신하는 제1 벡터부;상기 제1 및 제2 출력 노드들과 상기 제1 노드 사이에 연결되고, 상기 제1 선택 신호에 기초하여 선택적으로 활성화되며, 상기 제1 및 제2 위상 신호들을 수신하는 제2 벡터부;상기 제1 및 제2 출력 노드들과 제2 노드 사이에 연결되고, 상기 제1 선택 신호에 기초하여 선택적으로 활성화되며, 상기 제3 및 제4 위상 신호들을 수신하는 제3 벡터부; 및상기 제1 및 제2 출력 노드들과 상기 제2 노드 사이에 연결되고, 상기 제1 선택 신호에 기초하여 선택적으로 활성화되며, 상기 제3 및 제4 위상 신호들을 수신하는 제4 벡터부를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 4 |
4
제 3 항에 있어서,상기 제1 전류 제어 회로는 상기 제1 노드와 접지 전압 사이에 연결되고 상기 제1 전류 제어 신호를 수신하는 게이트 전극을 가지는 제1 전류 제어 트랜지스터를 포함하고,상기 제2 전류 제어 회로는 상기 제2 노드와 상기 접지 전압 사이에 연결되고 상기 제2 전류 제어 신호를 수신하는 게이트 전극을 가지는 제2 전류 제어 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 5 |
5
제 3 항에 있어서, 상기 제1 벡터부는,상기 제1 출력 노드와 제3 노드 사이에 연결되고, 상기 제1 위상 신호를 수신하는 게이트 전극을 가지는 제1 트랜지스터;상기 제2 출력 노드와 상기 제3 노드 사이에 연결되고, 상기 제2 위상 신호를 수신하는 게이트 전극을 가지는 제2 트랜지스터;상기 제3 노드와 상기 제1 노드 사이에 연결되는 제3 트랜지스터; 및상기 제1 선택 신호에 기초하여 상기 제1 전류 제어 신호를 상기 제3 트랜지스터의 게이트 전극에 선택적으로 제공하는 제1 스위치를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 6 |
6
제 1 항에 있어서,상기 제1, 제2, 제3 및 제4 전류 제어 신호들을 발생하는 디지털-아날로그 컨버터를 더 포함하고,상기 디지털-아날로그 컨버터는,제1 디지털 제어 비트들에 기초하여 제1 및 제2 중간 제어 신호들을 발생하는 제1 상보적(complementary) 변환부;제2 디지털 제어 비트들 및 상기 제1 중간 제어 신호에 기초하여 상기 제1 및 제2 전류 제어 신호들을 발생하는 제2 상보적 변환부; 및상기 제2 디지털 제어 비트들 및 상기 제2 중간 제어 신호에 기초하여 상기 제3 및 제4 전류 제어 신호들을 발생하는 제3 상보적 변환부를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 7 |
7
제 6 항에 있어서, 상기 제1 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제1 트랜지스터들;상기 제1 디지털 제어 비트들에 기초하여, 상기 복수의 제1 트랜지스터들을 제1 노드 및 제2 노드 중 하나와 전기적으로 연결시키는 복수의 제1 스위치들;상기 제1 노드와 접지 전압 사이에 연결되고, 상기 제1 노드와 연결되면서 상기 제1 중간 제어 신호를 제공하는 게이트 전극을 가지는 제1 전류 미러 트랜지스터; 및상기 제2 노드와 상기 접지 전압 사이에 연결되고, 상기 제2 노드와 연결되면서 상기 제2 중간 제어 신호를 제공하는 게이트 전극을 가지는 제2 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 8 |
8
제 7 항에 있어서, 상기 제2 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제2 트랜지스터들;상기 제2 디지털 제어 비트들에 기초하여, 상기 복수의 제2 트랜지스터들을 제3 노드 및 제4 노드 중 하나와 전기적으로 연결시키는 복수의 제2 스위치들;상기 제3 노드와 상기 접지 전압 사이에 연결되고, 상기 제3 노드와 연결되면서 상기 제1 전류 제어 신호를 제공하는 게이트 전극을 가지는 제3 전류 미러 트랜지스터; 및상기 제4 노드와 상기 접지 전압 사이에 연결되고, 상기 제4 노드와 연결되면서 상기 제2 전류 제어 신호를 제공하는 게이트 전극을 가지는 제4 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 9 |
9
제 8 항에 있어서, 상기 제3 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제3 트랜지스터들;상기 제2 디지털 제어 비트들에 기초하여, 상기 복수의 제3 트랜지스터들을 제5 노드 및 제6 노드 중 하나와 전기적으로 연결시키는 복수의 제3 스위치들;상기 제5 노드와 상기 접지 전압 사이에 연결되고, 상기 제5 노드와 연결되면서 상기 제3 전류 제어 신호를 제공하는 게이트 전극을 가지는 제5 전류 미러 트랜지스터; 및상기 제6 노드와 상기 접지 전압 사이에 연결되고, 상기 제6 노드와 연결되면서 상기 제4 전류 제어 신호를 제공하는 게이트 전극을 가지는 제6 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 10 |
10
입력 신호에 기초하여 제1, 제2, 제3 및 제4 위상 신호들을 발생하는 I/Q 발생기;상기 제1, 제2, 제3 및 제4 위상 신호들, 제1 및 제2 선택 신호들 및 제1, 제2, 제3 및 제4 전류 제어 신호들에 기초하여, 제1 및 제2 동상(in-phase) 벡터들과 제1 및 제2 직각 위상(quadrature) 벡터들의 크기 및 방향을 조절하고, 상기 제1 및 제2 동상 벡터들과 상기 제1 및 제2 직각 위상 벡터들을 더하여 출력 신호에 대응하는 제1 및 제2 차동 출력 신호들을 발생하는 벡터 합 회로; 및상기 제1, 제2, 제3 및 제4 전류 제어 신호들을 발생하는 디지털-아날로그 컨버터를 포함하고,상기 벡터 합 회로는,상기 제1 선택 신호에 기초하여 상기 제1 동상 벡터 및 상기 제1 직각 위상 벡터의 방향을 조절하는 제1 벡터 합 셀;상기 제2 선택 신호에 기초하여 상기 제2 동상 벡터 및 상기 제2 직각 위상 벡터의 방향을 조절하는 제2 벡터 합 셀;상기 제1 벡터 합 셀과 연결되고, 상기 제1 및 제2 전류 제어 신호에 기초하여 상기 제1 동상 벡터에 대응하는 제1 전류의 크기 및 상기 제1 직각 위상 벡터에 대응하는 제2 전류의 크기를 조절하는 제1 및 제2 전류 제어 회로들; 및상기 제2 벡터 합 셀과 연결되고, 상기 제3 및 제4 전류 제어 신호들에 기초하여 상기 제2 동상 벡터에 대응하는 제3 전류의 크기 및 상기 제2 직각 위상 벡터에 대응하는 제4 전류의 크기를 조절하는 제3 및 제4 전류 제어 회로들을 포함하며,상기 디지털-아날로그 컨버터는,제1 디지털 제어 비트들에 기초하여 제1 및 제2 중간 제어 신호들을 발생하는 제1 상보적(complementary) 변환부;제2 디지털 제어 비트들 및 상기 제1 중간 제어 신호에 기초하여 상기 제1 및 제2 전류 제어 신호들을 발생하는 제2 상보적 변환부; 및상기 제2 디지털 제어 비트들 및 상기 제2 중간 제어 신호에 기초하여 상기 제3 및 제4 전류 제어 신호들을 발생하는 제3 상보적 변환부를 포함하는 가변 이득 위상 변위기
|
| 11 |
11
제 10 항에 있어서, 상기 제1 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제1 트랜지스터들;상기 제1 디지털 제어 비트들에 기초하여, 상기 복수의 제1 트랜지스터들을 제1 노드 및 제2 노드 중 하나와 전기적으로 연결시키는 복수의 제1 스위치들;상기 제1 노드와 접지 전압 사이에 연결되고, 상기 제1 노드와 연결되면서 상기 제1 중간 제어 신호를 제공하는 게이트 전극을 가지는 제1 전류 미러 트랜지스터; 및상기 제2 노드와 상기 접지 전압 사이에 연결되고, 상기 제2 노드와 연결되면서 상기 제2 중간 제어 신호를 제공하는 게이트 전극을 가지는 제2 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 12 |
12
제 11 항에 있어서, 상기 제2 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제2 트랜지스터들;상기 제2 디지털 제어 비트들에 기초하여, 상기 복수의 제2 트랜지스터들을 제3 노드 및 제4 노드 중 하나와 전기적으로 연결시키는 복수의 제2 스위치들;상기 제3 노드와 상기 접지 전압 사이에 연결되고, 상기 제3 노드와 연결되면서 상기 제1 전류 제어 신호를 제공하는 게이트 전극을 가지는 제3 전류 미러 트랜지스터; 및상기 제4 노드와 상기 접지 전압 사이에 연결되고, 상기 제4 노드와 연결되면서 상기 제2 전류 제어 신호를 제공하는 게이트 전극을 가지는 제4 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
| 13 |
13
제 12 항에 있어서, 상기 제3 상보적 변환부는,게이트 전극이 공통 연결된 복수의 제3 트랜지스터들;상기 제2 디지털 제어 비트들에 기초하여, 상기 복수의 제3 트랜지스터들을 제5 노드 및 제6 노드 중 하나와 전기적으로 연결시키는 복수의 제3 스위치들;상기 제5 노드와 상기 접지 전압 사이에 연결되고, 상기 제5 노드와 연결되면서 상기 제3 전류 제어 신호를 제공하는 게이트 전극을 가지는 제5 전류 미러 트랜지스터; 및상기 제6 노드와 상기 접지 전압 사이에 연결되고, 상기 제6 노드와 연결되면서 상기 제4 전류 제어 신호를 제공하는 게이트 전극을 가지는 제6 전류 미러 트랜지스터를 포함하는 것을 특징으로 하는 가변 이득 위상 변위기
|
