| 1 |
1
입력된 직교 신호를 제1 전계 효과 트랜지스터를 이용하여 증폭하는 증폭기; 및상기 제1 전계 효과 트랜지스터의 드레인(drain)과 바디(body)를 연결하여, 드레인의 전류가 증가함에 따라 상기 바디에 인가되는 전압을 감소시키는 저항을 포함하는 자기 바디-바이어스(self body-biasing) 회로;를 포함하는,벡터 합 회로
|
| 2 |
2
제 1항에 있어서,상기 증폭기의 후미 전류(tail current)를 제어하고, 상기 직교 신호에 대해 제어하고자 하는 위상차에 따라 상기 증폭기의 인에이블(enable) 여부를 선택하는 증폭 동작 제어기를 더 포함하는,벡터 합 회로
|
| 3 |
3
제 2항에 있어서,상기 증폭 동작 제어기는,상기 제1 전계 효과 트랜지스터의 소스(source)에 연결되고, 상기 증폭기의 후미 전류를 조절하는 제2 전계 효과 트랜지스터와,상기 제2 전계 효과 트랜지스터의 게이트에 디지털 아날로그 전환기(Digital to Analog Converter; DAC)의 출력에 연동되는 전류 미러(Current Mirror) 회로의 출력을 제공하는 스위치를 포함하는,벡터 합 회로
|
| 4 |
4
제 3항에 있어서,상기 제1 전계 효과 트랜지스터는 상기 직교 신호를 게이트로 입력 받고,상기 제2 전계 효과 트랜지스터의 드레인은 상기 제1 전계 효과 트랜지스터의 소스에 연결되는, 벡터 합 회로
|
| 5 |
5
제 2항에 있어서,상기 증폭기는 제1 증폭기 및 제2 증폭기를 포함하고,상기 증폭 동작 제어기는,상기 제1 증폭기의 제1 후미 전류 및 상기 제2 증폭기의 제2 후미 전류의 합은 일정하게 유지하면서, 상기 제1 후미 전류와 상기 제2 후미 전류의 비율을 제어하는, 벡터 합 회로
|
| 6 |
6
제 1항에 있어서,상기 직교 신호는 I+ 신호, Q+ 신호, I- 신호, 및 Q- 신호를 포함하고,상기 증폭기는,상기 I+ 신호와 상기 I- 신호가 입력되는 제1 증폭기와 제3 증폭기, 상기 Q+ 신호와 상기 Q- 신호가 입력되는 제2 증폭기와 제4 증폭기를 포함하고, 제1 증폭기와 제3 증폭기의 출력은 서로 반전되어 연결되고, 제2 증폭기와 제4 증폭기의 출력은 서로 반전되어 연결되는,벡터 합 회로
|
| 7 |
7
제 6항에 있어서,상기 제1 증폭기 및 상기 제3 증폭기는 상기 I+ 신호가 입력되는 상기 제1 전계 효과 트랜지스터와 상기 I- 신호가 입력되는 제3 전계 효과 트랜지스터를 각각 포함하고, 상기 제2 증폭기 및 상기 제4 증폭기는 상기 Q+ 신호가 입력되는 제4 전계 효과 트랜지스터와 상기 Q- 신호가 입력되는 제5 전계 효과 트랜지스터를 각각 포함하며,상기 제1 전계 효과 트랜지스터와 상기 제3 전계 효과 트랜지스터는 전류 미러 회로의 제1 출력 노드에 연결된 제2 전계 효과 트랜지스터와 연결되고, 상기 제4 전계 효과 트랜지스터와 상기 제5 전계 효과 트랜지스터는 전류 미러 회로의 제2 출력 노드에 연결된 제6 전계 효과 트랜지스터에 연결되는,벡터 합 회로
|
| 8 |
8
단상 입력 신호를 차동 입력 신호로 변환하는 입력 발룬(balun);상기 차동 입력 신호를 입력 받고, 직교 신호를 출력하는 직교 신호 생성기;드레인의 전류가 증가함에 따라 바디에 인가되는 전압이 감소되는 제1 전계 효과 트랜지스터를 이용하여 상기 직교 신호를 증폭하는 직교 신호 증폭기;상기 직교 신호 증폭기의 이득을 제어하는 디지털 아날로그 전환기;상기 증폭된 직교 신호를 이용하여 차동 출력 신호를 출력하는 차동 결합기; 및상기 차동 출력 신호를 단상 출력 신호로 변환하는 출력 발룬을 포함하는,위상 제어기
|
| 9 |
9
제8항에 있어서,상기 디지털 아날로그 전환기는,이득값에 따라 상기 디지털 아날로그 전환기의 전류를 제1 전류와 제2 전류로 분할하는 전류 미러 회로를 포함하고, 상기 직교 신호 증폭기는,상기 제1 전류 및 상기 제2 전류에 의해 결정되는 이득값에 따라 상기 직교 신호를 증폭하는,위상 제어기
|
| 10 |
10
제9항에 있어서,상기 직교 신호는 I 신호 및 Q 신호를 포함하고,상기 직교 신호 증폭기는 상기 제1 전류에 따라 상기 I 신호를 증폭하고, 상기 제2 전류에 따라 상기 Q 신호를 증폭하는,위상 제어기
|
| 11 |
11
제9항에 있어서,상기 직교 신호 증폭기는,상기 제1 전계 효과 트랜지스터에 연결되고, 상기 제1 전계 효과 트랜지스터의 드레인 전류를 제어하는 제2 전계 효과 트랜지스터를 포함하고,상기 제2 전계 효과 트랜지스터는 게이트가 상기 전류 미러 회로에 연결되는,위상 제어기
|
| 12 |
12
제11항에 있어서,상기 전류 미러 회로는,게이트에 연결된 스위치의 동작에 따라 상기 디지털 아날로그 전환기의 전류가 분할하여 인가되는 제1 전계 효과 트랜지스터 그룹 및 제2 전계 효과 트랜지스터 그룹; 및상기 제1 전계 효과 트랜지스터 그룹에 드레인이 연결되고, 상기 제2 전계 효과 트랜지스터의 게이트에 게이트가 연결되는 제3 전계 효과 트랜지스터;를 포함하는,위상 제어기
|
| 13 |
13
제9항에 있어서,상기 제1 전계 효과 트랜지스터는,바디와 드레인이 저항을 통해서 연결된,위상 제어기
|
| 14 |
14
제9항에 있어서,상기 디지털 아날로그 전환기는 상기 단상 입력 신호에 대한 위상 제어값에 따라 상기 제1 전류 및 상기 제2 전류의 비율을 결정하는,위상 제어기
|
| 15 |
15
드레인의 전류가 증가함에 따라 바디에 인가되는 전압이 감소되는 제1 전계 효과 트랜지스터를 포함하는 벡터 합 회로를 이용하여 단상 입력 신호로부터 위상이 변조된 단상 출력 신호를 출력하는 위상 제어기; 상기 제1 전계 효과 트랜지스터의 이득값을 제어하는 디지털 아날로그 전환기; 및전력 입력 노드를 통해 입력된 전력을 상기 위상 제어기에 분배하는 전력 분배기;를 포함하는,반도체 칩
|
| 16 |
16
제15항에 있어서,상기 반도체 칩은 단일 칩 내에 상기 위상 제어기를 각각 포함하는 제1 신호 처리 모듈, 제2 신호 처리 모듈
|
| 17 |
17
제16항에 있어서,상기 제1 신호 처리 모듈, 상기 제2 신호 처리 모듈
|
| 18 |
18
제16항에 있어서,상기 전력 분배기는,상기 접지부 및 상기 전력 입력 노드 사이에 연결된 커패시터와, 상기 접지부와 상기 복수의 신호 처리 모듈 사이에 각각 연결된 복수의 커패시터와,상기 전력 입력 노드와 상기 복수의 신호 처리 모듈 사이에 연결된 복수의 인덕터와
|
| 19 |
19
제16항에 있어서,상기 디지털 아날로그 전환기는,상기 제1 신호 처리 모듈을 제어하는 제1 디지털 아날로그 전환기와, 상기 제2 신호 처리 모듈을 제어하는 제2 디지털 아날로그 전환기와
|
