1 |
1
크로스바 메모리 구조를 이용한 뉴로모픽 소자에 있어서,제 1 방향으로 서로 나란하게 연장 형성된 복수의 게이트 전극들,상기 제 1 방향으로 서로 나란하게 연장 형성된 복수의 드레인 전극들,상기 게이트 전극들과 드레인 전극들 사이에서 상기 제 1 방향과 교차하도록 배치되며, 서로 나란하게 연장 형성된 복수의 소스 전극들,상기 게이트 전극들과 상기 소스 전극들의 교차지점에, 상기 소스 전극과 인접한 순서에 따라 순차적으로 적층된 터널링 절연막, 전하 저장층 및 게이트 절연막들,상기 드레인 전극들과 상기 소스 전극들의 교차지점에서, 채널 층으로서 이종 접합된 n형 반도체층 및 P 형 반도체층들을 포함하되,상기 소스 전극들은 시냅스 전 뉴런 연결단자로서 기능하고, 상기 드레인 전극들은 시냅스 후 뉴런 연결단자로서 기능하며, 상기 게이트 전극은 상기 전하 저장층에 저장되는 전하량을 조절하여 시냅스 가중치를 조절하는 기능을 수행하는 뉴로모픽 소자
|
2 |
2
제 1 항에 있어서,상기 게이트 전극들은 바닥면에 위치하고, 상기 드레인 전극들은 상부면에 위치하며, 상기 게이트 전극들의 상부면으로부터 순차적으로 상기 게이트 절연막, 전하 저장층 및 터널링 절연막이 적층된 것인 뉴로모픽 소자
|
3 |
3
제 1 항에 있어서,상기 드레인 전극들은 바닥면에 위치하고, 상기 게이트 전극들은 상부면에 위치하며, 상기 드레인 전극들의 상부면으로부터 순차적으로 상기 터널링 절연막, 전하 저장층 및 게이트 절연막이 적층된 것인 뉴로모픽 소자
|
4 |
4
제 1 항에 있어서,상기 소스 전극들에 인가되는 입력 전압 신호에 따라 상기 드레인 전극들에서 출력되는 출력 전류를 기초로 채널 전도도를 확인하고, 상기 게이트 전극에 인가될 전압을 조절하는 제어부를 더 포함하되,상기 제어부는 하드웨어 기반 역전파 알고리즘에 따라 상기 채널 전도도의 증감 여부를 결정하고,상기 채널 전도도의 증가가 필요한 경우 상기 게이트 전극에 양의 전압을 인가하고, 상기 채널 전도도의 감소가 필요한 경우 상기 게이트 전극에 음의 전압을 인가하는 것인 뉴로모픽 소자
|
5 |
5
제 1 항에 있어서,상기 전하 저장층은 그래핀 (graphene), 환원된 산화그래핀 (rGO) 또는 금 나노입자 (AuNPs)를 성장, 증착 또는 코팅하여 형성된 것인 뉴로모픽 소자
|
6 |
6
제 1 항에 있어서,상기 전하 저장층은 상기 게이트 절연막에 산소 (O2) 또는 사플루오린화탄소 (CF4) 기체를 이용한 플라즈마 처리를 통해 형성된 것인 뉴로모픽 소자
|
7 |
7
제 1 항에 있어서,상기 소스 전극들은 게이트 전극에 의해 형성된 전기장에 의해 페르미 레벨이 조절될 수 있는 그래핀 또는 환원된 산화그래핀으로 형성된 것인 뉴로모픽 소자
|
8 |
8
크로스바 메모리 구조를 이용한 뉴로모픽 소자의 제조 방법에 있어서,기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 게이트 전극들을 형성하는 단계;상기 게이트 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 게이트 절연막을 형성하는 단계;상기 게이트 절연막의 상부에 전하 저장층을 형성하는 단계;상기 전하 저장층의 상부에 터널링 절연막을 형성하는 단계;상기 제 1 방향과 교차하도록 배치되며, 상기 터널링 절연막의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계;상기 소스 전극들의 상부에서 하기의 드레인 전극들과 교차할 지점에 n형 반도체층 및 P 형 반도체층들을 적층하여 채널 층을 형성하되, 상기 n형 반도체층 상에 P형 반도체층을 순차적으로 적층하거나, 상기 P형 반도체층 상에 n형 반도체층 순차적으로 적층하는 단계; 및상기 소스 전극들과 교차하도록 배치되며, 상기 채널 층의 상부에 상기 제 1 방향으로 서로 나란하게 연장 되도록 복수의 드레인 전극들을 형성하는 단계를 포함하되,상기 소스 전극들은 시냅스 전 뉴런 연결단자로서 기능하고, 상기 드레인 전극들은 시냅스 후 뉴런 연결단자로서 기능하며, 상기 게이트 전극은 상기 전하 저장층에 저장되는 전하량을 조절하여 시냅스 가중치를 조절하는 기능을 수행하는 뉴로모픽 소자의 제조 방법
|
9 |
9
제 8 항에 있어서,상기 기판은 이산화규소 (SiO2), 산화알루미늄 (Al2O3) 또는 산화하프늄 (HfO2) 게이트 절연막이 성장 또는 증착된 실리콘 (Si) 또는 저마늄 (Ge) 기판이거나, 유리 (glass) 또는 PET 필름인 것인 뉴로모픽 소자의 제조 방법
|
10 |
10
제 8항에 있어서,상기 게이트 절연막을 형성하는 단계는 이산화규소, 산화알루미늄, 산화하프늄, 육방정계질화붕소 (h-BN) 또는 유기물 절연체 등을 성장, 증착, 또는 직접 전사하여 형성하는 것인 뉴로모픽 소자의 제조 방법
|
11 |
11
제 8 항에 있어서,상기 전하 저장층을 형성하는 단계는 그래핀(graphene), 환원된 산화그래핀(rGO) 또는 금 나노입자(AuNPs)를 성장, 증착 또는 코팅하여 전하 저장층을 형성하는 것인 뉴로모픽 소자의 제조 방법
|
12 |
12
제 8 항에 있어서,상기 전하 저장층을 형성하는 단계는 상기 게이트 절연막에 산소(O2) 또는 사플루오린화탄소(CF4) 기체를 이용한 플라즈마 처리를 통해 전하 저장층을 형성하는 것인 뉴로모픽 소자의 제조 방법
|
13 |
13
제 8 항에 있어서,상기 터널링 절연막을 형성하는 단계는 이산화규소, 산화알루미늄, 산화하프늄, 육방정계질화붕소(h-BN) 또는 유기물 절연체 등을 성장, 증착, 또는 직접 전사하여 형성하되, 미리 설정된 터널링 가능 두께 이하로 그 두께가 제한되는 것인 뉴로모픽 소자의 제조 방법
|
14 |
14
제 8 항에 있어서,상기 소스 전극들을 형성하는 단계는 게이트 전극에 의해 형성된 전기장에 의해 페르미 레벨이 조절될 수 있는 그래핀 또는 환원된 산화그래핀으로 소스 전극을 형성하는 것인 뉴로모픽 소자의 제조 방법
|
15 |
15
크로스바 메모리 구조를 이용한 뉴로모픽 소자의 제조 방법에 있어서,기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 드레인 전극들을 형성하는 단계;상기 드레인 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 n형 반도체층 및 P 형 반도체층들을 적층하여 채널 층을 형성하되, 상기 n형 반도체층 상에 P형 반도체층을 순차적으로 적층하거나, 상기 P형 반도체층 상에 n형 반도체층 순차적으로 적층하는 단계; 상기 제 1 방향과 교차하도록 배치되며, 상기 채널 층의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계;상기 소스 전극들의 상부에 하기의 게이트 전극들과 교차할 지점에 터널링 절연막을 형성하는 단계;상기 터널링 절연막의 상부에 전하 저장층을 형성하는 단계;상기 전하 저장층의 상부에 게이트 절연막을 형성하는 단계;상기 소스 전극들과 교차하도록 배치되며, 상기 게이트 절연막의 상부에 상기 제 1 방향으로 서로 나란하게 연장 되도록 복수의 게이트 전극들을 형성하는 단계를 포함하되,상기 소스 전극들은 시냅스 전 뉴런 연결단자로서 기능하고, 상기 드레인 전극들은 시냅스 후 뉴런 연결단자로서 기능하며, 상기 게이트 전극은 상기 전하 저장층에 저장되는 전하량을 조절하여 시냅스 가중치를 조절하는 기능을 수행하는 뉴로모픽 소자의 제조 방법
|
16 |
16
제 15 항에 있어서,상기 기판은 이산화규소 (SiO2), 산화알루미늄 (Al2O3) 또는 산화하프늄 (HfO2) 게이트 절연막이 성장 또는 증착된 실리콘 (Si) 또는 저마늄 (Ge) 기판이거나, 유리 (glass) 또는 PET 필름인 것인 뉴로모픽 소자의 제조 방법
|
17 |
17
제 15 항에 있어서,상기 게이트 절연막을 형성하는 단계는 이산화규소, 산화알루미늄, 산화하프늄, 육방정계질화붕소 (h-BN) 또는 유기물 절연체 등을 성장, 증착, 또는 직접 전사하여 형성하는 것인 뉴로모픽 소자의 제조 방법
|
18 |
18
제 15 항에 있어서,상기 전하 저장층을 형성하는 단계는 그래핀 (graphene), 환원된 산화그래핀 (rGO) 또는 금 나노입자 (AuNPs)를 성장, 증착 또는 코팅하여 형성하는 것인 뉴로모픽 소자의 제조 방법
|
19 |
19
제 15 항에 있어서,상기 전하 저장층을 형성하는 단계는 상기 터널링 절연막에 산소 (O2) 또는사플루오린화탄소 (CF4) 기체를 이용한 플라즈마 처리를 통해 전하 저장층을 형성하는 것인 뉴로모픽 소자의 제조 방법
|
20 |
20
제 15 항에 있어서,상기 터널링 절연막을 형성하는 단계는 이산화규소, 산화알루미늄, 산화하프늄, 육방정계질화붕소 (h-BN) 또는 유기물 절연체 등을 성장, 증착, 또는 직접 전사하여 형성하되, 미리 설정된 터널링 가능 두께 이하로 그 두께가 제한되는 것인 뉴로모픽 소자의 제조 방법
|
21 |
21
제 15 항에 있어서,상기 소스 전극들을 형성하는 단계는 게이트 전극에 의해 형성된 전기장에 의해 페르미 레벨이 조절될 수 있는 그래핀 또는 환원된 산화그래핀으로 소스 전극을 형성하는 것인 뉴로모픽 소자의 제조 방법
|