1 |
1
기판 상에 형성되는 하부 전극, 시드층, 합성 교환 반자성층, 자기 터널 접합 및 상부 전극이 적층 되고,상기 자기 터널 접합은 고정층, 터널 배리어층 및 자유층을 포함하며,상기 자유층은 제1 자유층, 분리층(spacer layer), 결합층(coupling layer), 버퍼층(buffer layer) 및 제2 자유층이 순차적으로 적층된 것을 특징으로 하는 메모리 소자
|
2 |
2
제1항에 있어서,상기 결합층은 HCP 구조를 갖는 물질을 포함하는 것을 특징으로 하는 메모리 소자
|
3 |
3
제2항에 있어서,상기 HCP 구조를 갖는 물질은 코발트(Co)를 포함하는 것을 특징으로 하는 메모리 소자
|
4 |
4
제1항에 있어서,상기 버퍼층은 상기 제2 자유층이 FCC 방향으로 성장되도록 하는 물질을 포함하는 것을 특징으로 하는 메모리 소자
|
5 |
5
제1항에 있어서,상기 버퍼층은 백금(Pt), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 메모리 소자
|
6 |
6
제1항에 있어서,상기 제1 자유층은 Fe층 및 CoFeB이 적층된 다층 구조로 형성되는 것을 특징으로 하는 메모리 소자
|
7 |
7
제1항에 있어서,상기 제2 자유층은 Co 층 및 Pt 층이 2회 이상 교차 적층된 다층 구조로 형성되는 것을 특징으로 하는 메모리 소자
|
8 |
8
제7항에 있어서,상기 제2 자유층의 Co 층 및 Pt 층이 2회 이상 적층된 다층 구조의 층 수는 3 내지 9인 것을 특징으로 하는 메모리 소자
|
9 |
9
제7항에 있어서,상기 제2 자유층의 Co 층의 두께는 0
|
10 |
10
제7항에 있어서,상기 제2 자유층의 Pt 층의 두께는 0
|
11 |
11
제1항에 있어서,상기 결합층의 두께는 0
|
12 |
12
제1항에 있어서,상기 버퍼층의 두께는 1
|
13 |
13
제1항에 있어서,상기 분리층의 두께는 0
|
14 |
14
제1항에 있어서,상기 하부 전극은,텅스텐(W)을 포함하는 제1 하부 전극 및 티타늄 질화물(TiN)을 포함하는 제2 하부 전극의 적층 구조인 것을 특징으로 하는 메모리 소자
|
15 |
15
제1항에 있어서,상기 합성 교환 반자성층과 상기 자기 터널 접합 사이에 연결층(bridge layer)을 더 포함하는 것을 특징으로 하는 메모리 소자
|
16 |
16
제1항에 있어서,상기 자기 터널 접합 및 상기 상부 전극 사이에 캐핑층(capping layer)을 더 포함하는 것을 특징으로 하는 메모리 소자
|