| 1 |
1
제1 도전체;상기 제1 도전체 상부면을 피복하도록 배치되고, 안정한 재료로 형성된 캡핑층;상기 캡핑층 상부에 배치되고, 상기 캡핑층의 일부를 식각하는 트렌치를 포함하는 유전체층;상기 유전체층의 표면 중 상기 트렌치의 측면을 형성하는 영역 및 제1 도전체의 상부면 중 상기 트렌치에 의해 노출된 영역 상에 제1 두께로 형성되고, 하기 화학식 1의 조성을 갖는 비정질 탄탈럼-망가니즈 산화물로 형성된 확산방지층; 및 상기 확산방지층에 의해 피복된 상기 트렌치 내부에 배치되고, 구리(Cu)로 형성된 제2 도전체를 포함하는, 구리 인터커넥터:[화학식 1]상기 화학식 1에서, x는 0
|
| 2 |
2
제1항에 있어서,상기 x는 0
|
| 3 |
3
제1항에 있어서,상기 확산방지층 전체 영역에 있어서, 탄탈럼 원소 및 망간 원소 각각의 비율의 차이가 10% 이하가 되도록 상기 탄탈럼-망가니즈 산화물 조성이 균일한 것을 특징으로 하는, 구리 인터커넥터
|
| 4 |
4
제1항에 있어서,상기 확산방지층은 0
|
| 5 |
5
제1항에 있어서,상기 제1 도전체는 구리(Cu) 또는 알루미늄(Al)으로 형성된 것을 특징으로 하는, 구리 인터커넥터
|
| 6 |
6
제1항에 있어서,상기 캡핑층은 CoWP, CoWB, NiMoP, Co, SiN, SiCN, SiC, SiON, SiCON으로 이루어진 그룹에서 선택된 하나 이상의 재료로 형성된 것을 특징으로 하는, 구리 인터커넥터
|
| 7 |
7
제1항에 있어서, 상기 유전체층은 실리콘산화물, 실리콘 질화물, low-k 유전물 (SiOF, SiOC, SiCOH, Porous SiCOH, Zeolites, Oxycarbosilanes 등)으로 형성된 것을 특징으로 하는, 구리 인터커넥터
|
| 8 |
8
제1항에 있어서, 상기 제1 도전체와 상기 제2 도전체는 전기적으로 연결된 것을 특징으로 하는, 구리 인터커넥터
|
| 9 |
9
제1 도전체 상에 캡핑층 및 유전체 박막을 순차적으로 형성하는 단계;상기 유전체 박막에 상기 캡핑층의 일부를 식각하는 트렌치를 형성하여 유전체층을 형성하는 단계;상기 트렌치 내부를 포함한 상기 유전체층 표면 상에 물리기상증착(PVD) 공정을 통해 하기 화학식 1의 조성을 갖는 비정질 탄탈럼-망가니즈 산화물로 형성되고 제1 두께를 갖는 확산방지 박막을 형성하는 단계;상기 확산방지 박막으로 피복된 상기 트렌치를 채우는 구리 박막을 형성하는 단계; 및 화학적 기계연마(chemical mechanical polishing, CMP) 공정을 통해, 상기 확산방지 박막 및 상기 구리 박막 중 상기 트렌치 외부에 위치하는 부분들을 제거하는 단계를 포함하는 것을 특징으로 하는, 구리 인터커넥터의 제조방법:[화학식 1]상기 화학식 1에서, x는 0
|
| 10 |
10
제9항에 있어서, 상기 트렌치는 상기 캡핑층에 인접한 제1 폭을 갖는 하부 영역 및 상기 하부 영역 상부에 위치하고 상기 제1 폭보다 큰 제2 폭을 갖는 상부 영역을 갖도록 형성된 것을 특징으로 하는, 구리 인터커넥터의 제조방법
|
| 11 |
11
제9항에 있어서,상기 구리 박막은 듀얼 다마신 (Dual Damascene) 공정을 통해 형성된 것을 특징으로 하는, 구리 인터커넥터의 제조방법
|
| 12 |
12
제1 소자; 상기 제1 소자와 이격되게 배치된 제2 소자 또는 제3 도전체; 및 상기 제1 소자와 상기 제2 소자 또는 제3 도전체를 전기적으로 연결하는 구리 인터커넥터를 포함하는 반도체 장치에 있어서, 상기 구리 인터컨넥터는,상기 제1 소자에 전기적으로 연결된 제1 도전체;상기 제1 도전체 상부면을 피복하도록 배치되고, 전기 전도성 재료로 형성된 캡핑층;상기 캡핑층 상부에 배치되고, 상기 캡핑층의 일부를 식각하여 제거한 트렌치를 포함하는 유전체층;상기 유전체층의 표면 중 상기 트렌치의 측면을 형성하는 영역 및 상기 캡핑층의 상부면 중 상기 트렌치에 의해 노출된 영역 상에 제1 두께로 형성되고, 하기 화학식 1의 조성을 갖는 비정질 탄탈럼-망가니즈 산화물로 형성된 확산방지층; 및 상기 확산방지층에 의해 피복된 상기 트렌치 내부에 배치되고, 구리(Cu)로 형성되며, 상기 제2 소자 또는 제3 도전체에 전기적으로 연결된 제2 도전체를 포함하는 것을 특징으로 하는, 반도체 장치:[화학식 1]상기 화학식 1에서, x는 0
|
| 13 |
13
제12항에 있어서,상기 확산방지층은 0
|
