| 1 |
1
N자리(N은 2 이상인 자연수) 제1 큐비트들과 N자리 제2 큐비트들을 곱하는 양자 모듈러 곱셈기에 있어서,상기 제1 큐비트들 중에서 최하위 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 제1 보조 큐비트들에 저장하는 제1 보조 레지스터 설정부;상기 제1 큐비트들 중에서 p번째(p는 2 이상이며 N 이하인 자연수) 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 (p-1)번 왼쪽 순환 시프트(left circular shift)하여 제2 보조 큐비트들에 저장하는 제2 보조 레지스터 설정부;상기 제1 보조 큐비트들과 상기 제2 보조 큐비트들을 모듈러 2N-1 덧셈하고 모듈러 덧셈 결과를 상기 제1 보조 큐비트들에 저장하는 가산부; 및상기 제2 보조 큐비트들을 초기화하는 보조 레지스터 초기화부를 포함하며,상기 제2 보조 레지스터 설정부, 상기 가산부 및 상기 보조 레지스터 초기화부는 상기 p가 2 부터 N까지 반복하여 수행되는 양자 모듈러 곱셈기
|
| 2 |
2
제1항에 있어서,상기 제1 보조 레지스터 설정부는,상기 최하위 제1 큐비트와 상기 제2 큐비트들 중에서 q번째(q는 N 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제1 보조 큐비트들 중에서 q번째 제1 보조 큐비트를 출력으로 하는 복수의 제1 토폴리 게이트들을 포함하는 양자 모듈러 곱셈기
|
| 3 |
3
제2항에 있어서,상기 제2 보조 레지스터 설정부는,상기 p번째 제1 큐비트와 상기 제2 큐비트들 중에서 r번째(r은 (N-p+1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 (p+r-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제2 토폴리 게이트들; 및상기 p번째 제1 큐비트와 상기 제2 큐비트들 중에서 (N-p+1+s)번째(s는 (p-1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 s번째 제2 보조 큐비트를 출력으로 하는 복수의 제3 토폴리 게이트들을 포함하는 양자 모듈러 곱셈기
|
| 4 |
4
제3항에 있어서,상기 보조 레지스터 초기화부는,상기 p번째 제1 큐비트와 상기 r번째 제2 큐비트를 입력으로 하고 상기 (p+r-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제4 토폴리 게이트들; 및상기 p번째 제1 큐비트와 상기 (N-p+1+s)번째 제2 큐비트를 입력으로 하고 상기 s번째 제2 보조 큐비트를 출력으로 하는 복수의 제5 토폴리 게이트들을 포함하는 양자 모듈러 곱셈기
|
| 5 |
5
제1항에 있어서,상기 가산부는 상기 제1 보조 큐비트들과 상기 제2 보조 큐비트들을 입력으로 하고 상기 제2 보조 큐비트들을 출력으로 하는 모듈러 2N-1 양자 가산기로 구성되는 양자 모듈러 곱셈기
|
| 6 |
6
양자 모듈러 곱셈기에 의해 수행되는 N자리(N은 2 이상인 자연수) 제1 큐비트들과 N자리 제2 큐비트들을 곱하는 양자 모듈러 곱셈 방법에 있어서,상기 제1 큐비트들 중에서 최하위 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 제1 보조 큐비트들에 저장하는 제1 보조 레지스터 설정 단계;상기 제1 큐비트들 중에서 p번째(p는 2 이상이며 N 이하인 자연수) 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 (p-1)번 왼쪽 순환 시프트(left circular shift)하여 제2 보조 큐비트들에 저장하는 제2 보조 레지스터 설정 단계;상기 제1 보조 큐비트들과 상기 제2 보조 큐비트들을 모듈러 2N-1 덧셈하고 모듈러 덧셈 결과를 상기 제1 보조 큐비트들에 저장하는 가산 단계; 및상기 제2 보조 큐비트들을 초기화하는 보조 레지스터 초기화 단계를 포함하며,상기 제2 보조 레지스터 단계, 상기 가산 단계 및 상기 보조 레지스터 초기화 단계는 상기 p가 2 부터 N까지 반복하여 수행되는 양자 모듈러 곱셈 방법
|
| 7 |
7
제6항에 있어서,상기 제1 보조 레지스터 설정 단계는,상기 최하위 제1 큐비트와 상기 제2 큐비트들 중에서 q번째(q는 N 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제1 보조 큐비트들 중에서 q번째 제1 보조 큐비트를 출력으로 하는 복수의 제1 토폴리 게이트들 이용해 수행되는 양자 모듈러 곱셈 방법
|
| 8 |
8
제7항에 있어서,상기 제2 보조 레지스터 설정 단계는,상기 p번째 제1 큐비트와 상기 제2 큐비트들 중에서 r번째(r은 (N-p+1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 (p+r-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제2 토폴리 게이트들 및 상기 p번째 제1 큐비트와 상기 제2 큐비트들 중에서 (N-p+1+s)번째(s는 (p-1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 s번째 제2 보조 큐비트를 출력으로 하는 복수의 제3 토폴리 게이트들을 이용해 수행되는 양자 모듈러 곱셈 방법
|
| 9 |
9
제8항에 있어서,상기 보조 레지스터 초기화 단계는,상기 p번째 제1 큐비트와 상기 r번째 제2 큐비트를 입력으로 하고 상기 (p+r-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제4 토폴리 게이트들 및 상기 p번째 제1 큐비트와 상기 (N-p+1+s)번째 제2 큐비트를 입력으로 하고 상기 s번째 제2 보조 큐비트를 출력으로 하는 복수의 제5 토폴리 게이트들을 이용해 수행되는 양자 모듈러 곱셈 방법
|
| 10 |
10
제6항에 있어서,상기 가산 단계는,상기 제1 보조 큐비트들과 상기 제2 보조 큐비트들을 입력으로 하고 상기 제2 보조 큐비트들을 출력으로 하는 모듈러 2N-1 양자 가산기를 이용해 수행되는 양자 모듈러 곱셈 방법
|
| 11 |
11
N자리(N은 2 이상인 자연수) 제1 큐비트들과 N자리 제2 큐비트들을 곱하는 모듈러 곱셈기에 있어서,상기 제1 큐비트들 중에서 f번째(f는 N 이하인 자연수) 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 (f-1)번 왼쪽 순환 시프트(left circular shift)하여 복수의 보조 레지스터들 중에서 f번째 보조 레지스터에 저장하는 복수의 보조 레지스터 설정부들; 및상기 복수의 보조 레지스터들을 모듈러 덧셈하고 모듈러 덧셈 결과를 상기 복수의 보조 레지스터들 중에서 어느 하나에 저장하는 가산부를 포함하는 양자 모듈러 곱셈기
|
| 12 |
12
제11항에 있어서,상기 복수의 보조 레지스터 설정부들 각각은,상기 f번째 제1 큐비트와 상기 제2 큐비트들 중에서 g번째(g은 (N-f+1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 (f+g-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제1 토폴리 게이트들; 및상기 f번째 제1 큐비트와 상기 제2 큐비트들 중에서 (N-f+1+t)번째(t는 (f-1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 t번째 제2 보조 큐비트를 출력으로 하는 복수의 제2 토폴리 게이트들을 포함하는 양자 모듈러 곱셈기
|
| 13 |
13
제11항에 있어서,상기 가산부는 토너먼트 방식으로 상기 복수의 보조 레지스터들을 모듈러 덧셈하는 복수의 모듈러 2N-1 양자 가산기들로 구성되는 양자 모듈러 곱셈기
|
| 14 |
14
양자 모듈러 곱셈기에 의해 수행되는 N자리(N은 2 이상인 자연수) 제1 큐비트들과 N자리 제2 큐비트들을 곱하는 양자 모듈러 곱셈 방법에 있어서,상기 제1 큐비트들 중에서 f번째(f는 N 이하인 자연수) 제1 큐비트와 상기 제2 큐비트들의 부분 곱을 (f-1)번 왼쪽 순환 시프트(left circular shift)하여 복수의 보조 레지스터들 중에서 f번째 보조 레지스터에 저장하는 보조 레지스터 설정 단계; 및상기 복수의 보조 레지스터들을 모듈러 덧셈하고 모듈러 덧셈 결과를 상기 복수의 보조 레지스터들 중에서 어느 하나에 저장하는 가산 단계를 포함하는 양자 모듈러 곱셈 방법
|
| 15 |
15
제14항에 있어서,상기 보조 레지스터 설정 단계는,상기 f번째 제1 큐비트와 상기 제2 큐비트들 중에서 g번째(g은 (N-f+1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 (f+g-1)번째 제2 보조 큐비트를 출력으로 하는 복수의 제1 토폴리 게이트들 및 상기 f번째 제1 큐비트와 상기 제2 큐비트들 중에서 (N-f+1+t)번째(t는 (f-1) 이하인 자연수) 제2 큐비트를 입력으로 하고 상기 제2 보조 큐비트들 중에서 t번째 제2 보조 큐비트를 출력으로 하는 복수의 제2 토폴리 게이트들을 이용해 수행되는 양자 모듈러 곱셈 방법
|
| 16 |
16
제14항에 있어서,상기 가산 단계는,토너먼트 방식으로 상기 복수의 보조 레지스터들을 모듈러 2N-1 덧셈하는 양자 모듈러 곱셈 방법
|
